4. Методика моделирования в Vissim преобразователя сигнала

4.1. Моделирование задающей входной последовательности

Входная последовательность записывается в файл с расширением txt или doc в виде вектор-столбца. На рисунке 4.1 представлен пример файла с входной последовательностью двоичного сигнала.

Рис. 4.1

Данный файл под именем х1.txt подсоединяется к модели автомата в Vissime с помощью блока import (рис. 4.2).

Рис. 4.2

Свойства блока import представлены на рис. 4.3.

Рис. 4.3

После импортирования файла с входной последовательностью получаем вектор-столбец, представленный на рис. 4.4.

Рис. 4.4

4.2. Преобразование вектора входного сигнала во временную последовательность

Преобразование вектора во временную последовательность осуществляется путем использования блока отсчета времени в реальном масштабе (рис. 4.7) и блока работы с матрицами – блок индексации для определения одного из элементов матрицы (рис. 4.8).

Общая схема преобразования сигнала представлена на рис. 4.5.

Рис. 4.5

На рис. 4.6 представлен блок пересчета времени из миллисекунд в секунды. Отсчет начинаем с первой секунды.

Рис. 4.6

Рис. 4.7. Блок отсчета времени в реальном масштабе

(в миллисекундах)

Рис. 4.8. Блок индексации для определения

одного из элементов матрицы

Определение очередного элемента матрицы осуществляется путем подачи на нижний вход исходного вектора- столбца, подачи на вход с (column) номера столбца, подачи на вход r (row) – номера строки матрицы.

4.3. Моделирование триггера для реализации преобразователя

Пример моделирования кодопреобразователя приведен на основе D-триггера. D-триггер рекомендуется моделировать на основе DV-триггера.

DV-триггер (в некоторых литературных источниках DF-триггер) также является универсальным элементарным автоматом с двумя входами. Когда V=Х₁=1, то такой триггер работает как D-триггер. Если же V=Х₁=0, то этот триггер сохраняет свое предыдущее состояние.

Рис. 4.9

Схемы моделирования DV-триггера на основе элементов И-НЕ и ИЛИ-НЕ представлены на рис. 4.10 и 4.11.

Рис. 4.10. DV-триггер на элементах И-НЕ

Рис. 4.11. DV-триггер на элементах ИЛИ-НЕ

Пример моделирования триггера на основе элементов И-НЕ представлен на рис. 4.13.

Схемы моделирования остальных триггеров на логических элементах представлены в [3].

Для реализации задержки на один такт работы кодопреобразователя в схему триггера необходимо включать в точках А блок задержки (рис. 4.13).

Рис. 4.12. Блок задержки на один такт работы преобразователя

A

A

Рис. 4.13

Рис. 4.14

4.4. Результаты моделирования кодопреобразоателя входной последовательности

Результаты моделирования кодопреобразователя, состоящего из D-триггера представлены на рисунках 4.15 – 4.17.

Рис. 4.15. Входная последовательность кодопреобразователя

Рис. 4.16. Выходная последовательность Q кодопреобразователя

Рис. 4.17. Выходная последовательность кодопреобразователя

Результатом моделирования созданного в ходе курсовой работы кодопреобразователя должно являться соответствие полученных входных и выходных последовательностей работы автомата заданным условием работы.