Типы pci-карт расширения:
|
|
PCI 5Вольт |
PCI64 5Вольт |
|
|
PCI64 3.3Вольта |
|
|
|
PCI - универсальный |
PCI64 - универсальный |
Сводная таблица конструктивов карт и слотов в зависимости от версии стандарта:
Стандарт |
Макс. скорость, Мб/сек |
Тип слота |
Тип карты |
PCI 1.x-2.0 |
133 |
32-бита, 5В |
32-бита, 5В |
PCI 2.1-2.3 33MГц |
133 |
32-бита, 5В |
32-бита, 5В/универсальный |
PCI 2.2-2.3 66MГц |
266 |
32-бита, 3.3В |
32-бита, 3.3В/универсальный |
PCI64 33МГц (v 2.1) |
266 |
64-бита, 5В |
64-бита, 5В/универсальный |
PCI64 33МГц (v 2.2) |
266 |
64-бита, 3.3В |
64-бита, 3.3В/универсальный |
PCI64 66МГц |
533 |
64 бита, 3.3В |
64-бита, 3.3В/универсальный |
PCI-X 1.0 |
1024 |
64 бита, 3.3В |
64-бита, 3.3В/универсальный |
PCI-X 1.0 |
4096 |
64 бита, 3.3В |
64-бита, 3.3В |
|
Рисунок 5 - Различия топологий PCI и PCI-Express |
PCI-Express
|
Эмблема PCI Express |
Разработка рабочей группой Arapahoe, основанной компаниями Compaq, Dell, IBM, Intel и Microsoft при участии организации PCI-SIG, нового межкомпонентного интерфейса была начата фирмой Intel еще тогда, когда только ожидался выход в свет AGP 3.0 (он же AGP 8х). Так, программную модель PCI планировали унаследовать и в новом интерфейсе, чтобы системы и контроллеры могли быть доработаны для использования новой шины путём замены только физического уровня, без доработки программного обеспечения. Сам же интерфейс должен был быть последовательным. Это означало, во-первых, однозначное подключение «точка-точка», исключающее арбитраж шины и перетасовку ресурсов (как частный случай – прерываний). Во-вторых, упрощалась схемотехника, разводка и монтаж. В-третьих, экономилось место.
Анонс первой базовой спецификации PCI-Express состоялся в июле 2002 года, когда уже стало ясно, что PCI-Express – это последовательный интерфейс, нацеленный на использование в качестве локальной шины и имеющий много общего с сетевой организацией обмена данными, в частности, топологию типа «звезда» и стек протоколов.
Для взаимодействия с остальными узлами ПК, которые так или иначе обходятся собственными шинами, основной связующий компонент системной платы – Root Complex Hub (узел, являющийся перекрёстком процессорной шины, шины памяти и PCI-Express) – предусматривает систему мостов и свитчей. Логика всей структуры такова, что любые межкомпонентные соединения непременно оказываются построенными по принципу «точка-точка», свитчи-коммутаторы выполняют однозначную маршрутизацию пакета от отправителя к получателю.
Соединение между двумя устройствами PCI Express называется link и состоит из одного (называемого 1x) или нескольких (2x, 4x, 8x, 12x, 16x и 32x) двунаправленных последовательных соединений lane. Каждое устройство должно поддерживать соединение 1x.
Таблица Пропускная способность шины PCI Express с разным количеством связей
Число линий PCI Express (lane count) |
Пропускная способность соединения (link) в одном направлении |
Суммарная пропускная способность соединения (link) |
1 |
250 Мбайт/с |
500 Мбайт/с |
2 |
500 Мбайт/с |
1 Гбайт/с |
4 |
1 Гбайт/с |
2 Гбайт/с |
8 |
2 Гбайт/с |
4 Гбайт/с |
16 |
4 Гбайт/с |
8 Гбайт/с |
32 |
8 Гбайт/с |
16 Гбайт/с |
В спецификации PCI-Express 2.0 планируется увеличить пропускную способность lane до 5 Гбит/с при сохранении совместимости с PCI-Express 1.1.
|
Использование шин и устройств PCI Express. Шины (links) PCI Express показаны оранжевым цветом |
Кроме всего прочего, PCI Express предлагает:
стек протоколов, каждый уровень которого может быть усовершенствован, упрощён или заменён, не влияя на остальные. Например: может быть использован иной носитель сигнала – или может быть упразднена маршрутизация в случае выделенного канала только для одного устройства (как в случае PCI Express x16 для графики)
возможности «горячей» замены карт (заложены в спецификации, опционально реализуются в серверных системах)
возможности создания виртуальных каналов, гарантирования пропускной полосы и времени отклика, сбора статистики QoS (Quality of Service – качество обслуживания)8
возможности контроля целостности передаваемых данных (CRC)8
поддержка технологий энергосбережения (ACPI)8
8Заложены в изначальной спецификации.
Итоги
Как мы видим, последовательные интерфейсы пришли в компьютерную индустрию всерьёз и надолго. Не за горами времена, когда такие почётные долгожители, как PCI, IDE(PATA), SCSI, совсем уйдут со сцены, ибо преемники – PCI Express, Serial ATA, Serial Attached SCSI – уже агрессивно отвоёвывают позиции у «старичков». В стане процессорных шин пока паритет – архитектура K8 компании AMD c организацией процессорной шины на основе HyperTransport уже зарекомендовала себя как удачное решение, но и компания Intel с «последней редакцией» параллельной шины FSB (QPB) чувствует себя довольно уверенно и не собирается от неё отказываться.
Что касается возможной войны технологий PCI Express и HyperTransport, то здесь не тот случай – уж слишком разные сферы применения уготованы разработчиками этим решениям. Для вторжения в сферу сверхбыстрых передач у PCI Express недостаточно пропускной способности (максимум 8 ГБ/с для х16 против 41 ГБ/с у HyperTransport). Что касается работы HyperTransport с периферийными контроллерами, то данная шина не обладает для этого достаточными возможностями протоколов в силу своего изначального предназначения – замены процессорной шины, первое упоминание о «горячем» подключении появилось лишь в спецификации HyperTransport 3.0, да и стандартом пока что не предусмотрено внешних разъёмов.