1.2.6 Risc и cisc архитектуры процессоров

По устройству системы команд, а следовательно и по архитектурным принципам современные процессоры делятся на две большие группы: RISC и CISC. Данные аббревиатуры расшифровываются следующим образом: RISC (Reduced или Restricted Instruction Set Computer) – компьютер с сокращенным набором команд и CISC (Complete или Complex Instruction Set Computer) – компьютер с полным набором команд. Первоначально (до 4-го поколения) все компьютеры имели CISC-архитектуру, для которой характерен набор сложных команд неодинаковой длины с большим количеством методов адресации к памяти. Появившийся позднее RISC-подход предлагал менее сложные команды одинаковой длины с отказом от некоторых сложных методов адресации. В частности, в процессорах с такой организацией обращение к ячейкам памяти производится только двумя специальными командами чтения и записи, а все остальные операции работают с регистрами. Такие упрощения системы команд позволяют оптимизировать их выполнение, проще организовать параллельное выполнение сразу нескольких команд, что существенно ускоряет работу процессора. Что касается «отброшенных» при упрощении возможностей, то они используются относительно редко и вполне могут быть реализованы программным путем. Однако конкурентоспособность CISC-архитектуры поддерживается возможностью писать очень короткий программный код по сравнению с RISC-решениями для одной и той же задачи.

1.2.7 Архитектура процессора к1810вм86 (i8086)

Основной идеей аккумуляторной архитектуры однокристального процессора К1810ВМ86 (аналог i8086) является разделение функций преобразования данных и связи с ячейками памяти и периферийными устройствами между двумя блоками: устройством обработки EU и устройством сопряжения с магистралью BIU. По сути, это два процессора в одном кристалле.

Адресация ячеек памяти 20-разрядным двоичным кодом пересылки команд и данных информационными словами по 16 двоичных разрядов осуществляется через одни и те же линии шины адреса/данных AD. Чередование во времени использования одних и тех же линий для разных функций называется временным мультиплексированием. Физический 20-разрядный адрес обеспечивает адресацию 1 Мбайт памяти. Однако каждая программа оперирует логическими адресами длиной в 16 разрядов. Сумматор BIU производит сложение двух 16-разрядных кодов: кода базы и кода смещения. Причем код базы при сложении сдвинут на 4 разряда влево относительно кода смещения. Регистр указателя IP представляет собой программный счетчик относительных адресов в пределах 64 Кбайт текущего сегмента команд программы. Начальный 20-разрядный адрес этого сегмента определяется содержимым регистра CS. Еще одной особенностью данной архитектуры является возможность накопления нескольких последовательных команд программы (до 6) в регистрах конвейера команд, который в данном случае замещает регистр РК. Извлечение очередной команды совмещается по времени с обработкой данных в блоке EU, что существенно повышает быстродействие процессора в целом.

Кроме базы сегмента команд CS в BIU располагаются регистры баз сегмента данных DS, сегмента стека SS и дополнительного сегмента ES. Все они в разнообразных сочетаниях с регистрами РОН и адресным полем текущей команды могут использоваться для выработки физического адреса операнда. Таким образом, одна программа может непосредственно работать с четырьмя сегментами одновременно.

Кроме четырех 16-разрядных регистров общего назначения AX-DX в состав блока EU входят четыре регистра указателей и индексов: SP, BP, DI, SI. Обычно в регистрах указателях SP и BP записано адресное смещение по отношению к стековому сегменту, а в индексных регистрах SI и DI – адресное смещение по отношению к сегменту данных. Таким образом, эти регистры обслуживают механизм стековой памяти, организуемой в ОЗУ, и механизм адресации с индексированием, который в общем обзоре методов адресации рассматривается ниже.

Особенностью работы с регистрами РОН является возможность использования командами преобразования данных 8-разрядных «половинок» регистров: AL, AH, BL, BH, CL, CH, DL, DH, что упрощает обработку малоразрядной информации.