Дизъюнктивная нормальная форма (днф)

Простой конъюнкцией  называется конъюнкция некоторого конечного набора переменных или их отрицаний, причём каждая переменная встречается не более одного раза.Дизъюнктивной нормальной формой или ДНФ называется дизъюнкция простых конъюнкций. Элементарная конъюнкция

• правильная, если в неё каждая переменная входит не более одного раза (включая отрицание);

• полная, если в неё каждая переменная (или её отрицание) входит ровно 1 раз;

• монотонная, если она не содержит отрицаний переменных.

Например    — является ДНФ.

[Править]Конъюнктивная нормальная форма (кнф)

Конъюнктивная нормальная форма1 (КНФ) определяется двойственно к ДНФ. Простой дизъюнкцией или дизъюнктом называется дизъюнкция одной или нескольких переменных или их отрицаний, причём каждая переменная входит в неё не более одного раза. КНФ — это конъюнкция простых дизъюнкций.

КНФ может быть преобразована к эквивалентной ей ДНФ путём раскрытия скобок по правилу:

Точно также можно всегда перейти от ДНФ к КНФ. Для этого следует использовать правило

7) Отрицание, не

Инвертор, НЕ

A	− A
0	1
1	0

Мнемоническое правило для отрицания звучит так: На выходе будет:

• «1» тогда и только тогда, когда на входе «0»,

• «0» тогда и только тогда, когда на входе «1»

• 

• Через Uвх1иUвых1обозначены уровни входного и выходного напряжений, соответствующие логической единице, а через Uвх0и Uвых0 — соответствующие логическому нулю. Различают время задержки tзр10 распространения при переключении из состояния 1 в состояние 0 и при переключении из состояния 0 в состояние 1 — tзр01,а также среднее время задержки распространения tзр, причем   Время задержки принято определять по перепадам уровней 0,5DUвхи 0,5DUвых. Максимальная рабочая частота Fмакс — это частота, при которой сохраняется работоспособность схемы.

. Это модель логического сложения. На выходе появляется сигнал “1” только в том случае, когда есть сигнал или на входе А, или на входе В, или на том и другом одновременно будет 0

8)Логический элемент “ИЛИ”

сложение

на схемах изображается в виде прямоугольника. Внутри прямоугольника ставится “1”.

9)Элемент «и» (and)

умноение

Вот так выглядит элемент «И» и его таблица истинности:

: 

10)Элемент «Исключающее или» (xor)

вычитание

Он вот такой:

Операция, которую он выполняет, часто называют «сложение по модулю 2». На самом деле, на этих элементах строятся цифровые сумматоры.

11) Названиетранзисторно-транзисторный возникло из-за того, что транзисторы используются как для выполнения логических функций (например, И, ИЛИ), так и для усиления выходного сигнала (в отличие от резисторно-транзисторной и диодно-транзисторной логики).

12) Логический элемент И-НЕ В состав такого элемента входит многоэмиттерный транзистор VT1 (рисунок 11,а), осуществляющий логическую операцию И и транзистор VT2, реализующий операцию НЕ. 

Многоэмиттерный транзистор (МЭТ) является основой ТТЛ. При наличии на входах схемы  т.е. эмиттерах МЭТ сигнала U⁰=U_КЭ.нас эмиттерные переходы смещены в прямом направлении и через VT1 протекает значительный базовый ток I_Б1=(E–U_БЭ.нас–U_КЭ.нас)/R_Б, достаточный для того, чтобы транзистор находился в режиме насыщения. При этом напряжение коллектор-эмиттер VT₁ U_КЭ.нас=0,2 В. Напряжение на базе транзистора VT2, равное U⁰+U_КЭ.нас=2U_КЭ.нас<U_БЭ.нас и транзистор VT2 закрыт. Напряжение на выходе схемы соответствует уровню логической «1». В таком состоянии схема будет находиться, пока хотя бы на одном из входов сигнал равен U⁰.

Если входное напряжение повышать от уровня U⁰ на всех входах одновременно, или на одном из входов при условии, что на остальные входы подан сигнал логической «1», то входное напряжение на базе повышается и при U_б=U_вх+U_КЭ.нас=U_БЭ.нас и транзистор VT2 откроется. В результате увеличится ток базы VT2, который будет протекать от источника питания через резистор R_би коллекторный переход VT1, и транзистор VT2 перейдёт в режим насыщения. Дальнейшее повышение U_ВХ приведёт к запиранию эмиттерных переходов транзистора VT1, и в результате он перейдёт в режим, при котором коллекторный переход смещён в прямом направлении, а эмиттерные — в обратном (Инверсный режим включения). Напряжение на выходе схемы U_ВЫХ=U_КЭ.нас=U⁰(транзистор VT2 в насыщении).