- •Курсовая работа
- •Содержание
- •4.1. Синтез блока, формирующего команду отработки автоматического
- •1. Задание к курсовой работе. Порядок выполнения курсовой работы.
- •Принцип работы установки
- •2. Запись условий работы устройства управления.
- •3. Блочный синтез
- •4. Синтез отдельных блоков
- •4.1. Синтез блока, формирующего команду отработки автоматического цикла б1
- •4.2 Синтез блока режима «Наладка» б2.
- •4.3. Построение автоматной таблицы выходов блока б3
- •4.4. Минимизация памяти автомата
- •4.4.1. Построение треугольной таблицы
- •4.4.2. Находим максимальные группы совместимости
- •4.4.3. Построение таблицы покрытия и определение минимального класса совместимости
- •4.4.4 Построение минимизированной автоматной таблицы
- •4.5. Кодирование внутренних состояний автомата
- •4.5.1. Составление внешнего π-разбиения
- •4.5.2. Составление внутреннего π-разбиения на основе множеств порядка единица
- •4.5.4. Построение автоматного графа для проверки возможности возникновения и устранения критических состязаний элементов памяти
- •4.5.5 Построение минимизированной закодированной исправленной автоматной таблицы
- •4.6. Построение функциональной схемы устройства управления
- •4.6.1. Определение функций возбуждения памяти и выходных функций при реализации памяти петлями обратных связей
- •4.6.2 Определение функций возбуждения памяти при реализации памяти на rs- триггерах
- •4.6.3. Приведение функций в заданный базис
- •4.7 Синтез выходного блока б4
- •5. Выбор элементов. Построение принципиальной схемы устройства управления
- •6. Проверка правильности работы устройства управления
- •Приложение 1
- •Приложение 2
4.3. Построение автоматной таблицы выходов блока б3
d
Рисунок 8. Входные и выходные сигналы блока Б3
Для проектирования автоматной таблицы на основании словесной формулировки составим первоначальную таблицу истинности, в которой указывается последовательность поступления входных сигналов и отражается связь между входными и выходными сигналами. Столбцы таблицы истинности соответствуют входным и выходным сигналам устройства управления, строки - входным набором. Каждому входному набору ставится в соответствие определённое значение сигналов.
Таблица 6
Первоначальная таблица истинности
№ пер. |
Входные сигналы |
Выходные сигналы |
||||||||
d |
S1 |
S2 |
S3 |
t |
ХВ |
ХН |
Т |
с |
||
1 |
0 |
1 |
0 |
1 |
0 |
0 |
0 |
0 |
0 |
|
2 |
1 |
1 |
0 |
1 |
0 |
0 |
1 |
0 |
0 |
|
3 |
1 |
1 |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
|
4 |
1 |
0 |
1 |
0 |
0 |
1 |
0 |
0 |
0 |
|
5 |
1 |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
|
6 |
1 |
0 |
0 |
1 |
0 |
0 |
0 |
1 |
0 |
|
7 |
1 |
0 |
0 |
1 |
1 |
0 |
1 |
1 |
0 |
|
8 |
1 |
0 |
0 |
0 |
1 |
0 |
1 |
0 |
0 |
|
9 |
1 |
1 |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
|
10 |
1 |
1 |
1 |
0 |
0 |
0 |
0 |
1 |
0 |
|
11 |
1 |
1 |
1 |
0 |
1 |
1 |
0 |
1 |
0 |
|
12 |
1 |
0 |
0 |
0 |
1 |
1 |
0 |
0 |
0 |
|
13 |
1 |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
|
14 |
1 |
0 |
0 |
1 |
0 |
0 |
0 |
1 |
0 |
|
15 |
1 |
0 |
0 |
1 |
1 |
0 |
1 |
1 |
0 |
|
16 |
1 |
0 |
0 |
0 |
1 |
0 |
1 |
0 |
0 |
|
17 |
1 |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
|
18 |
1 |
0 |
1 |
0 |
0 |
0 |
1 |
0 |
0 |
|
19 |
1 |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
|
20 |
1 |
1 |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
|
21 |
1 |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
|
22 |
1 |
0 |
1 |
0 |
0 |
1 |
0 |
0 |
0 |
|
23 |
1 |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
|
24 |
1 |
0 |
0 |
1 |
0 |
0 |
0 |
0 |
1 |
|
25 |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
0 |
0 |
Таблица 7
Автоматная таблица входов и переходов блока Б3
|
d |
t |
|
|
t |
|
|
t |
|
|
t |
|
|
t |
|
|
t |
|
|
t |
|
|
t |
|
|
УВ |
УН |
|||||||
0 |
|
|
|
1 00 |
|
|
|
|
|
|
|
|
|
|
|
|
0 00 |
|
|
|
|
|
|
|
0 00 |
|
|
|
0 00 |
0 00 |
0 00 |
0 00 |
0 |
0 |
1 |
2 00 |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
0 00 |
|
|
|
0 |
1 |
2 |
2 00 |
|
|
|
|
|
|
3 00 |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
0 00 |
0 |
1 |
3 |
4 00 |
|
|
|
|
|
|
3 00 |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
0 00 |
|
|
|
|
|
|
|
1 |
0 |
4 |
4 00 |
|
|
5 ~0 |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
0 00 |
1 |
0 |
5 |
|
|
6 10 |
5 10 |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
0 ~0 |
|
|
|
0 |
0 |
6 |
|
7 ~0 |
6 10 |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
0 ~0 |
|
|
0 |
1 |
7 |
8 00 |
7 00 |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
0 00 |
|
0 |
1 |
8 |
8 00 |
|
|
|
|
|
|
9 ~0 |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
0 00 |
0 |
1 |
9 |
|
|
|
|
|
|
10 10 |
9 10 |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
0 ~0 |
|
|
|
|
|
|
|
0 |
0 |
10 |
|
11 ~0 |
|
|
|
|
10 10 |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
0 ~0 |
|
|
|
|
|
|
1 |
0 |
11 |
12 00 |
11 00 |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
0 00 |
|
1 |
0 |
12 |
12 00 |
|
|
13 ~0 |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
0 00 |
1 |
0 |
13 |
|
|
14 10 |
13 10 |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
0 ~0 |
|
|
|
0 |
0 |
14 |
|
15 ~0 |
14 10 |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
0 ~0 |
|
|
0 |
1 |
15 |
16 00 |
15 00 |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
0 00 |
|
0 |
1 |
16 |
16 00 |
|
|
|
|
|
|
17 00 |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
0 00 |
0 |
1 |
17 |
18 00 |
|
|
|
|
|
|
17 00 |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
0 |
1 |
18 |
18 00 |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
19 00 |
|
|
|
|
|
|
|
|
0 00 |
|
|
|
|
|
|
0 00 |
0 |
1 |
19 |
20 00 |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
19 00 |
0 00 |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
1 |
0 |
20 |
20 00 |
|
|
|
|
|
|
21 00 |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
0 00 |
1 |
0 |
21 |
22 00 |
|
|
|
|
|
|
21 00 |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
1 |
0 |
22 |
22 00 |
|
|
23 0~ |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
0 00 |
|
|
|
|
|
|
0 00 |
1 |
0 |
23 |
|
|
|
23 01 |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
0 0~ |
|
|
|
0 |
0 |
|
А0 |
А1 |
А2 |
А3 |
|
|
А4 |
А5 |
|
|
|
|
|
|
|
А6 |
А7 |
|
|
|
|
|
|
|
А8 |
А9 |
|
|
А01 |
А11 |
А12 |
А13 |
|
|