11. Рассмотрим основные блоки программируемого связного адаптера.

Буфер данных – это 8-разрядное двунаправленное устройство для обмена данными и управляющими словами между МС и ПСА через системную шину данных D(7-0).

Блок управления чтением и записью включает регистр режима, регистр команд и два регистра синхрослов которые, соответственно, служат: для хранения слова задания режима MI, для приёма команды CI, для хранения одного или двух слов синхронизации SYNC. Этот блок выполняет сравнение слов, хранящихся в регистрах синхрослов с содержимым регистров приемника, генерирует внутренние сигналы управления работой БИС.

Передатчик представляет собой 13-разрядный сдвиговый регистр, хранящий очередной выходной байт. Разряды 12 и 11 регистра используются для формирования стоп-битов, 10 - для записи контрольного бита, разряды 9-2 - для хранения данных, 1 - для формирования старт-бита, 0 - выходной буфер для последовательного вывода байта данных в линию TD (transmitter data) ПСА.

Блок управления передатчиком осуществляет прием новых байт данных из шины данных, при необходимости добавляет к ним контрольный бит, обрамляет стартовыми и стоповыми битами и синхронизирует вывод из сдвигового регистра передатчика.

Приемник представляет собой два 9-разрядных сдвиговых регистра. На эти регистры осуществляется последовательный ввод информации со входа RD (receiver data) ПСА.

Блок управления приемником формирует синхроимпульс приема, считает принятые биты, проводит контроль четности, устанавливает триггеры ошибок: ошибки четности PE (parity error), ошибки кода FE (framing error), ошибки переполнения OE (overrun error).

Блок управления модемом служит для формирования сигналов синхронизации обмена между МС и модемом или МС каким либо другим ПУ:

(clear to send) – готовность передатчика модема или приемника ПУ принять данные с ПСА;

(request to send) – запрос приемнику ПУ или передатчику модема на прием данных из ПСА;

(data terminal ready) – запрос передатчику ПУ на передачу данных в ПСА;

(data set ready) – готовность ПУ передать данные в ПСА.

Назначение управляющих сигналов , , может быть другим.

11.2. Режимы работы связного адаптера

Передача и прием последовательной информации (символов) осуществляется соответственно на вывод TD или с вывода RD микросхемы адаптера путем передачи и приема битовых посылок. Одному байту данных, передаваемых из МС или в МС, соответствует последовательность битовых посылок, состоящая из последовательного кода данных и бита контроля (если последний запрограммирован).

Последовательные коды данных состоят из 5 – 8 бит и передаются (принимаются) начиная с младшего бита.

Бит контроля служит для контроля правильности принимаемых последовательных кодов данных. Этот бит формируется при передаче для каждого кода данных как сумма по модулю 2 всех битов кода данных. При приеме бит контроля для каждого кода данных определяется вновь и сравнивается с полученным битом контроля, после чего делается вывод о наличии или отсутствии ошибок при передаче данных.

ПСА может работать в двух режимах – синхронном и асинхронном.

Синхронный режим характеризуется непрерывным потоком передаваемой и принимаемой информации. Для установления синхронизации между ПСА абонентов, участвующих в обмене, и выделения из последовательного потока символов полезной информации в поток информации вводятся специальные кодирующие слова – синхросимволы, причем формат кода синхросимвола и кода данных выбирается одинаковым. Если между кодами данных имеются временные промежутки, то они заполняются синхросимволами. Синхросимволов может быть один или два (устанавливается программно). Если запрограммирован контроль кодов данных по четности (нечетности), то после каждого кода данных вставляется бит контроля.

Приём в синхронном режиме может выполняться с внешней и с внутренней синхронизацией.

При внутренней синхронизации приёмник ПСА не начинает приема кодов данных, пока не примет одно или два синхрослова.

При внешней синхронизации приемник ПСА начинает прием кодов данных только после поступления единичного синхроимпульса от ПУ на вход SYNDET/BD.

Частота следования битов в последовательном канале при синхронном режиме равна частоте тактовых импульсов внешнего генератора, подключенного ко входу для передатчика и ко входу для приемника. Соотношение частот и с системной частотой синхронизации микросхемы f_С, поступающей на вход CLK: . Максимальная скорость передачи/приема информации в синхронном режиме равна 64 Кбод.

Асинхронный режим характеризуется одиночными посылками информации, инициализация которых определяется либо МП системы, либо ПУ.

Обмен, также как и при синхронном режиме осуществляется последовательными кодами данных с битами или без битов контроля. Каждая одиночная последовательная посылка, соответствующая коду данных начинается со стартового бита - сигнала низкого уровня, длительность которого равна длительности бита данных. Стартовый бит служит для ввода в синхронизацию передатчика/приемника микросхемы адаптера. Завершается каждая кодовая посылка стоповым сигналом - сигналом высокого уровня, длительностью 1 или 1,5 или 2 бита д анных. Стоповый сигнал служит для определения конца посылки. Временная диаграмма последовательного кода данных в асинхронном режиме приведена на рис.11.2.

Частота битовых посылок в асинхронном режиме задается равной либо 1, либо 1/16, либо 1/64 частоты внешнего синхрогенератора, подключенного к выводу для передатчика и к выводу для приемника адаптера. При этом должно соблюдаться следующее соотношение частот внешнего синхрогенератора и с частой синхронизации микросхемы f_C: для частоты битовых посылок 1:1 - ; для 1:16 и для 1:64 - .

В настоящее время для обмена информацией между МС или компьютерами по последовательным каналам связи используется асинхронный режим обмена. Поэтому коммуникационные порты компьютеров (COM1 и COM2) выполняются на основе модифицированной микросхемы связного адаптера - i8250 – универсального асинхронного приемника/передатчика (UART) /38-40/.