3.17. Счетчики

В предыдущем разделе рассказывалось о применении триггеров для создания сдвиговых регистров. Кроме того, триггеры используются в схемах счетчиков. Пожалуй, не нужно объяснять, для чего в цифровых компьютерах нужны счетчики. Но здесь речь идет не только об аппаратном механизме для выполнения обычных счетных функций — с их помощью можно также генерировать управляющие и тактирующие сигналы. Счетчик, управляемый высокочастотным тактовым сигналом, может использоваться для выдачи более редких сигналов кратной частоты. Такие счетчики называются делителями частоты.

Простейший трехступенчатый (или 3-разрядный) счетчик конструируется на основе Т-триггера (рис. 3.47). Напомним, что когда на вход Т подается значение 1, триггер действует как переключатель, то есть его состояние изменяется при подаче каждого тактового импульса. Два последовательных тактовых импульса приводят к изменению выхода Q0 — из состояния 1 в состояние 0 и опять в состояние 1 или же из состояния 0 в состояние 1 и опять в 0. Таким образом, частота изменения выходного сигнала Q0 будет вдвое меньшей, чем частота входного так-то сигнала. А в связи с тем, что второй триггер тактируется сигналом Q0 частота изменения его выходного сигнала Q1 будет вдвое меньшей, чем частота О0 и вчетверо меньшей, чем частота исходного тактового сигнала. В данном примере полагается тактирование всех трех триггеров положительным фронтом

Рис. 3.47. 3-разрядный счетчик прямого счета: схема (а); временная диаграмма (б)

Такой счетчик называют счетчиком со сквозным переносом или волнообразным счетчиком (ripple counter), поскольку входной тактовый сигнал волнообразно распространяется по его схеме. Например, положительный фронт импульса 4 меняет сигнал 1 на выходе Q0 на 0. Это изменение на выходе Qo, в свою очередь, вызывает изменение сигнала на выходе Q1 — из 1 в 0, что опять-таки, изменяет сигнал Q2 — из 0 в 1. Если в каждом триггере происходит некоторая задержка , то задержка перед установкой сигнала на выходе О2 составляет уже 3. Если от счетчика требуется очень высокая скорость работы, подобная задержка может вызывать проблему.

Однако время задержки по сравнению с тактовой частотой, как правило, очень мало, поэтому им можно пренебречь.

Добавив еще несколько логических вентилей, можно сконструировать синхронный счетчик, в котором все ступени будут управляться общим тактовым сигналом, так что состояния всех триггеров будут изменяться одновременно. Такие счетчики способны функционировать с очень высокой скоростью, поскольку общее время задержки на распространение сигнала в них существенно сокращено.

В противоположность им счетчики такой конструкции, как на рис. 3.48, называются асинхронными.

Рис. 3.48. Асинхронный счетчик схема (а); временная диаграмма (б)

Глава 4. Программируемые логические устройства

В предыдущих разделах было показано, как можно любую логическую функцию представить в виде суммы произведений и реализовать с помощью схемы на основе вентилей И и ИЛИ и рассказывалось о реализации логической функции с применением мультиплексора. Теперь же речь пойдет об еще одном классе схем, обычно используемом для этой же цели. Описанные здесь схемы состоят из массивов логических элементов, которые для получения заданной суммы произведений можно программировать. Такие схемы называются ПЛУ — программируемыми логическими устройствами (Programmable Logic Device, PLD).

Блок-схема программируемого логического устройства показана на рис. 4.1. У него n входных переменных (х1..., хn) и m выходных функций (f1 ...,fm). Каждая функция fi реализуется как сумма произведений входных переменных. Значения переменных x1,..., хn в исходной форме и в форме дополнений подаются на входы матрицы И, где из них формируется k термов-произведений. Оттуда они передаются в матрицу ИЛИ, где формируются выходные функции. В этом разделе описываются два наиболее распространенных типа программируемых логических устройств.

Рис. 4.1. Блок-схема ПЛУ