Сумматор
|
Сумматор — это электронная логическая схема, выполняющая суммирование двоичных чисел. |
Сумматор служит, прежде всего, центральным узлом арифметико-логического устройства компьютера, однако он находит применение также и в других устройствах машины.
Многоразрядный
двоичный сумматор,
предназначенный для сложения многоразрядных
двоичных чисел, представляет
собой комбинацию одноразрядных
сумматоров,
с рассмотрения которых мы и начнём.
Условное обозначение одноразрядного
сумматора
При сложении чисел A и B в одном i-ом разряде приходится иметь дело с тремя цифрами:
1. цифра ai первого слагаемого;
2. цифра bi второго слагаемого;
3. перенос pi–1 из младшего разряда.
В результате сложения получаются две цифры:
1. цифра ci для суммы;
2. перенос pi из данного разряда в старший.
Таким образом, одноразрядный двоичный сумматор есть устройство с тремя входами и двумя выходами, работа которого может быть описана следующей таблицей истинности:
|
Входы |
Выходы | ||||
|
Первое слагаемое |
Второе слагаемое |
Перенос |
Сумма |
Перенос | |
|
0 |
0 |
0 |
0 |
0 | |
|
0 |
0 |
1 |
1 |
0 | |
|
0 |
1 |
0 |
1 |
0 | |
|
0 |
1 |
1 |
0 |
1 | |
|
1 |
0 |
0 |
1 |
0 | |
|
1 |
0 |
1 |
0 |
1 | |
|
1 |
1 |
0 |
0 |
1 | |
|
1 |
1 |
1 |
1 |
1 | |
Если требуется складывать двоичные слова длиной два и более бит, то можно использовать последовательное соединение таких сумматоров, причём для двух соседних сумматоров выход переноса одного сумматора является входом для другого.
Например, схема вычисления суммы C = (с3 c2 c1 c0) двух двоичных трехразрядных чисел A = (a2 a1 a0) и B = (b2 b1 b0) может иметь вид:
Бистабильные схемы
Для
построения автоматов
используются элементы двух основных
типов:
логические элементы ( И, ИЛИ, НЕ, И-НЕ, ИЛИ-НЕ и т. д.); элементы памяти.
Логические элементы выполняют логические операции над логическими переменными (двоичными цифрами) и используются для построения комбинационных схем.
Элементы памяти осуществляют хранение двоичных цифр в течение не- которого времени. Элемент памяти представляет собой автомат Мура без выходного преобразователя.
В зависимости от способа хранения информации элементы памяти могут быть статическими, позволяющими хранить двоичную информацию сколь угодно долго, и динамическими, хранящими информацию в течение ограниченного отрезка времени.
В качестве статического элемента памяти используются триггеры. Основу триггера составляет бистабильная ячейка (БЯ), имеющая два устойчивых состояния. Бистабильные ячейки могут быть построены на двух логических элементах И-НЕ или ИЛИ-НЕ, соединенных перекрёстными связями.
Триггер - это цифровая электронная схема с двумя устойчивыми состояниями, которые устанавливаются при подаче соответствующей комбинации входных сигналов и сохраняются, по крайней мере, до поступления новой комбинации. Общая структура триггера показана на рисунке
На рисунке показано, что в состав триггера, кроме бистабильной ячейки, входит схема управления. Схема управления - это комбинационная схема, при помощи которой осуществляется запись информации в триггер (изменение состояний триггера). Конкретный вид схемы управления зависит от типа триггера.
Триггер имеет два выхода - прямой и инверсный (Q и Q). Сигналы на выходах триггера всегда имеют различные значения. Если на прямом выходе сигнал равен 1, то на инверсном - 0 и наоборот.
Информация, записанная в триггере, называется его состоянием. Состояние триггера - это значение сигнала на прямом выходе (Q). Если сигнал на прямом выходе равен 1, то триггер находится в состоянии 1. Таким образом, если в триггере записана единица, то он находится в состоянии 1.
Триггеры могут быть асинхронными или синхронными. В асинхронных триггерах для изменения состояния триггера используются только основные или информационные входы. Изменение состояния асинхронного триггера может происходить в произвольные моменты времени, определяемые моментами изменения сигналов на информационных входах.
В синхронных триггерах, кроме информационных входов, имеется вход синхронизации. На этот вход подается сигнал синхронизации С, который выполняет функции сигнала, разрешающего переключение триггера из одного состояния в другое. Если сигнал синхронизации С равен нулю, то состояние синхронного триггера не изменяется ни при какой комбинации сигналов на ин- формационных входах. Для переключения синхронного триггера из одного со- стояния в другое необходимо подать на информационные входы определенную, зависящую от типа триггера, комбинацию сигналов и, кроме того, установить значение сигнала С, равное 1.
Логика переключения триггера из одного состояния в другое определяется типом триггера и зависит от количества и назначения входов. Наиболее часто используются следующие типы триггеров: RS-триггеры, JK-триггеры, D-триггеры и Т-триггеры. Буквами R, S, J, К, D и Т обозначаются информационные входы триггеров.
Триггер - элемент памяти
2 устойчивых состояния
Строятся на логических элементах Шефера и Пирса
Прямой и инверсный выход
Служит основой для построения схем
Используется как основные элементы памяти, реализованные в интегральном исполнении
Энергозависим
Может запомнить только один разряд
Для запоминания 1байта требуется 8 триггеров