GOS_2010

50.ЕОМ істотно відрізняються за своїми характеристиками в комплексах:

51.В яких комплексах визначена підпорядкованість ЕОМ:

52.При об'єднані ЕОМ у комплекси основною метою є:

53.При структурній організації БПОК з загальною шиною проблема зв'язків вирішується за допомогою:

54.При структурній організації БПОК з перехресною комутацією проблема зв'язків вирішується за допомогою:

55.При структурній організації БПОК з багатовходовими ОЗП проблема зв'язків вирішується за допомогою :

56.Недоліки комплексів з загальною шиною:

57.Напрямок організації паралельної обробки "з'єднання в часі різних етапів різних задач" можливий:

58.Паралелізм об'єктів або даних має місце коли:

59.Природний паралелізм незалежних задач має місце коли:

60.Паралелізм незалежних гілок має місце коли:

61.Умова «незалежність по керуванню» необхідна при:

62.Умова « відсутність зв'язків по спільним полям пам'яті» необхідна при:

63.Умова «програмна незалежність» необхідна при:

64.Умова «відсутність функціональних зв'язків» необхідна при:

65.Ярусно-паралельна форма програми має вигляд:

66.Конвеєрна обробка не може бути реалізована:

67.Матричні обчислювальні системи відносяться до класу:

68.Асоціативні обчислювальні системи відносяться до класу:

69.В асоціативних обчислювальних системах інформація на обробку надходить з:

70.В асоціативних запам'ятовуючих пристроях інформація вибирається:

71.В асоціативних системах запам'ятовуючий масив необхідний для:

72.В асоціативних системах регістр асоціативних ознак необхідний для:

73.В асоціативних системах регістр маски необхідний для:

74.В асоціативних системах регістр індикаторів необхідний для:

75.Перед початком пошуку інформації в асоціативних запам'ятовуючих пристроях:

76.Час пошуку інформації в запам'ятовуючому масиві залежить:

77.Запам'ятовуючі елементи в асоціативних системах не дозволяють:

78.В асоціативних системах типу STARAN інтерфейс прямого доступу використовується:

79.В асоціативних системах типу STARAN інтерфейс буферизованого вводу-виводу використовується:

80.В асоціативних системах типу STARAN інтерфейс паралельного вводу-виводу використовується:

81.Загальна структура матричних обчислювальних систем включає:

82.Багатомодальна логіка не дозволяє:

83.До матричних обчислювальних систем не відносять, системи типу:

84.Регістр моди - це спеціальний регістр на:

85.У потокових машинах використовується :

86.Що є основою при побудові однорідної обчислювальної системи :

87.Однорідна обчислювальна система це:

88.Основою для підвищення продуктивності систем з регульованою структурою є:

89.Основна перевага систем з регульованою структурою:

90.Очислювальні системи з регулюємою структурою будуються на основі:

91.Основні проблеми організації обчислень в системах з регулюємою структурою:

92.92.При побудові багатопроцесорних систем загального призначення найбільш економічним є:

93.Функціонально розподілені системи відносяться до класу:

94.Телекомунікаційний процесор в функціонально розподілених системах виконує функцію:

95.Спеціалізація процесорів в функціонально розподілених системах на мікропрограмному рівні забезпечується:

96.Системи телеобробки це:

97.Абоненти в системах телеобробки підключаються до ЕОМ за допомогою:

98.Виділений канал це:

99.Мультиплексований канал це:

100.Багатоточкове з'єднання це:

101.Пропускна здатність каналу оцінюється:

102.Канали, що працюють без модуляції називають:

103.Демодулятор виконує функцію:

104.При амплітудній модуляції:

105.Канал зв'язку називається синхронним якщо:

106.Мультиплексор передачі даних забезпечує:

107.Функції абонентських пунктів в системах телеобробки можуть бути реалізовані:

108.Алгоритм реалізації розподіленої загальної пам'яті ( DSM) із «центральним сервером» передбачає що:

109.Алгоритм реалізації розподіленої загальної пам'яті ( DSM) із «алгоритмом повного розмноження» передбачає що:

110.До першого рівня реалізації функцій у СОД відносяться:

111.При програмно керованій передачі дані передаються:

112.В режимі прямого доступу дані передаються:

113.Принцип побудови системи введення-виведення з загальним інтерфейсом передбачає:

114.Принцип побудови системи введення-виведення з декількома інтерфейсами передбачає:

115.Канал, що працює в монопольному режимі називається:

116.Канал, що працює в режимі поділу часу називається:

117.Двохточкове з'єднання це:

118.Спеціалізація процесорів в функціонально розподілених системах на рівні структури забезпечується:

119.Ядро функціонально розподілених систем забезпечує:

120.Функціонально розподіленими називають системи які побудовані на основі:

121.Інформаційна взаємодія комп'ютерів у багатомашинній ОС (БОС) не може бути організована на рівні:

122.При безпосередній взаємодії процесорів один з одним в БОС інформаційний зв'язок реалізується:

123.Взаємодія процесорів на рівні оперативної пам'яті в БОС реалізується:

124.Взаємодія процесорів на рівні каналів зв'язку в БОС організовується:

125.Основними напрямками організацій паралельної обробки інформації не являються:

Комп ютерні мережі

1.Суть поняття локальної комп ютерної мережі

2.Суть поняття глобальної комп ютерної мережі

3.Суть поняття міської комп ютерної мережі

4.Суть поняття обчислювальної мережі

5.Стандартні мережні технології

6.Назвіть правильне твердження для локальних і глобальних мереж кінця 80-х років

7.Які вимоги до протоколів глобальних мереж вийшли на перший план в 90-х роках?

8.Що таке нуль-модемне з єднання?

9.Яку основну функцію виконує драйвер СОМ - порту разом з контролером СОМ - порту при нуль - модемному з єднанні?

10.Які функції виконує службовий модуль - клієнт при обміні даними по мережі?

11.Які функції виконує спеціалізована програма - сервері

12.Знайдіть суть визначення топології мережі - шина

13.Який кабель використовується для підключення до концентратора, що має тільки роз єм RJ-45?

14.Назвіть максимальну довжину сегмента кабелю стандарту 10Base-T

15.Який роз єм використовується для підключення повторювача до товстого кабелю Ethernet стандарту 10Base5?

16.Які протоколи в стекові TCP/IP використовуються для збору маршрутної інформації?

17.Який протокол використовується для керування мережним устаткуванням?

18.Для чого використовується маска в IP - мережі

19.Яке максимальне число вузлів може бути в мережі класу С?

20.Яку маску мережі необхідно використати, шоб побудувати мережу з 14-ма вузлами?

21.Розсилання яких пакетів називають широкомовним повідомленням (broadcast)?

22.Яку адресу має назва loopback?

23.Що таке декомпозиція завдань мережної взаємодії?

24.Що таке протокол?

25.Визначіть найбільш правильне поняття інтерфейсу для багаторівневого підходу

26.Що таке стек комунікаційних протоколів?

27.Виберіть правильне поняття моделі взаємодії відкритих систем OSI

28.З яких частин складається повідомлення, формоване конкретним рівнем моделі OSI

29.Скільки заголовків одержує повідомлення від прикладного до фізичного рівня для моделі OSI?

30.Який термін для позначення одиниць обміну даними застосовується мережними фахівцями для позначення одиниць обміну даними на канальному рівні моделі OSI?

31.З передачею яких даних має справу фізичний рівень моделі OSI?

32.Приведіть приклад протоколу фізичного рівня

33.Виберіть правильно призначення канального рівня

34.Завдання канального рівня

35.Виберіть правильно протоколи канального рівня

36.Основне завдання протоколу канального рівня для глобальних мереж

37.Що розуміють під мережею на мережному рівні моделі OSI?

38.Що таке маршрутизатор?

39.Що означає поняття хоп (Hop)

40.Визначте поняття мережного протоколу

41.Для чого протокол маршрутизації?

42.Які з перерахованих протоколів можна віднести до мережного рівня моделі OSI?

43.Для чого потрібний транспортний рівень моделі OSI?

44.Приклад протоколів транспортного рівня

45.Завдання, які виконуються сеансовим рівнем

46.Завдання рівня представлення

47.Як називають одиницю даних, якою оперує прикладний рівень?

48.Виберіть правильно протоколи прикладного рівня моделі OSI

49.Які три рівні моделі OSI є мережнозалежними?

50.Який рівень моделі OSI є проміжним, що приховує деталі функціонування нижніх рівнів від верхніх?

51.Виберіть протоколи прикладного рівня стека OSI

52.Виберіть особливості протоколу TCP/IP, що дозволяють ефективно його використовувати в глобальних мережах

53.Чому стек IPX/SPX недостатньо добре працював у більших корпоративних мережах?

54.Чому протокол NETBEUI застосовується тільки в локальних мережах?

55.Які служби реалізуються на базі протоколу SMB1?

56.Яку послідовність входжень необхідно виконати, щоб перевірити правильність установки ір адреси, шлюзу, маски, DNS сервера?

57.Яка служба повинна бути встановлена в системі Windows XP, що дозволить комп ютерам мережі

58.звертатися до ресурсів даного комп ютера°

59.У якій послідовності виконується підключення до файлових ресурсів іншого комп ютера?

60.З яким протоколом прикладного рівня працює пакет Samba9

61.Виберіть правильно служби, які надає пакет Samba

62.У чому перевага технології поділюваного середовища для побудови локальних мереж?

63.Чому для підвищення популярності локальних мереж і розширення їхніх сфер застосування усе більше застосовуються мости, комутатори, маршрутизатори?

64.Що означає перехід до мікросегментації при побудові локальних мереж?

65.Що означає повнодуплексний режим роботи комутатора?

66.Коли і якою організацією був організований комітет зі стандартизації локальних мереж

67.На які два рівні розділений канальний рівень у відповідності зі стандартами IEEE 802?

68.Призначення МАС рівня

69.Призначення рівня LLC

70.Які стандарти розробляються підкомітетом IEEE 802.1?

71.Якими питаннями займається підкомітет IEEE 802.3і7

72.Який підкомітет займається стандартами, що описують логіку роботи прозорого мосту/комутатора?

73.Яку інформацію протоколи мережного рівня передають для протоколу LLC?

74.Що являє собою процедура без установлення з єднань і без підтвердження одержання даних?

75.Виберіть процедуру LLC без установлення з єднання, але з підтвердженням одержання даних

76.Поняття інформаційних кадрів рівня LLC

77.Призначення керуючих кадрів рівня LLC

78.Які поля містить кадр LLC?

79.Які поля входять до складу заголовка кадру LLC?

80.Призначення поля даних кадру LLC

81.Призначення адресних полів DSAP і SSAP

82.Зі скількох байт складається поле керування для режиму LLC1?

83.Які типи кадрів використовуються в режимі LLC1?

84.У яких кадрах використовується поле для вказівки номера відправленого кадру й номера кадру, що приймач очікує одержати від передавача наступним?

85.У якому випадку на рівні LLC приймач вважає прийнятим кадр від передавача коректним?

86.У якому випадку використовується команда RR з номером N(R) на рівні LLC?

87.У яких мережах використовується метод доступу до середовища передачі даних CSMA/CD?

88.Виберіть правильний запис МАС адреси

89.Яка з перерахованих нижче МАС адрес є широкомовною (broadcast)?

90.Виберіть МАС адресу, що належить виробникові Cisco

91.Що є ознакою зайнятості поділюваної мережі Ethernet?

92.Виберіть правильне означення преамбули мережі Ethernet

93.Чому дорівнює тривалість технологічної паузи (міжкадровий інтервал) для мережі Ethernet?

94.Коли виникає колізія в мережі Ethernet?

95.Яка умова повинна бути виконана для надійного розпізнавання колізій у мережі Ethernet?

96.Чому дорівнює час передачі кадру мінімальної довжини в стандартному Ethernet?

97.Що таке PDV?

98.Виберіть правильно довжину преамбули для кадру мережі Ethernet

99.Виберіть максимальне число робочих станцій у стандартній мережі Ethernet

100.Вкажіть максимальну відстань між вузлами мережі для стандарту 10Base-2

101.Вкажіть максимальне число повторювачів між будь-якими станціями мережі для стандартної мережі Ethernet, що використовує мідний кабель

102.Виберіть правильне поняття домена колізій

103.Вкажіть, чому рівний час проходження кадрів мінімальної довжини

104.При збільшенні довжини кадру для мережі Ethernet корисна пропускна спроможність мережі збільшується або зменшується?

105.Скільки форматів кадрів рівня МАС мережі Ethernet застосовується в даний час?

106.Виберіть якнайповнішу відповідь: які поля входять до складу всіх типів кадрів рівня МАС мережі Ethernet

107.Як аналізатором протоколів буде відображена МАС адреса 80-00-A7-F0-00-00 рівня МАС мережі Ethernet

108.У чому різниця між кадрами Raw 802.3/Novell SU2.3 і Ltucmci DiX/LiiieiiKi ii.

109.Як проводиться автоматичне розпізнавання різних кадрів Ethernet?

110.Виберіть правильне визначення специфікації 10Base-5

111.Яка марка кабелю використовується для стандарту 10Base-5?

112.Для чого призначений трансивер в стандарті 10Base-5?

113.Як детектор колізій визначає наявність колізій в коаксіальному кабелі?

114.Стандарт передбачає підключення до мережі 10Base-5 пять сегментів. До скількох з них можуть бути підключені комп ютери

115.Який використовується кабель і яка довжина сегменту стандарту 10Base-2?

116.Як комп ютери підключаються до коаксіального кабелю стандарту 10Base-2?

117.Скільки може бути навантажених сегментів в стандарті 10Base-2 і яке максимальне число вузлів може бути приєднане до навантаженого сегменту?

118.Який кабель використовується як середовище передачі даних для стандарту 10Base-T?

119.Яку бітову швидкість і яку відстань між комп ютером і концентратором передбачає стандарт 10Base-T?

120.Виберіть переваги, якими володіють мережі стандарту 10Base-T в порівнянні з коаксіальними варіантами Ethernet

121.Який тип кабелю звичайно використовується для створення 10-ти мегабітної оптоволоконної мережі Ethernet?

122.У чому різниця між стандартами FOIRL і 10Base-FL?

123.На якому рівні зосереджені відмінності технологій Ethernet і Fast Ethernet?

124.Яку структури використовує мережа Fast Ethernet?

125.Які параметри рівня МАС змінилися при переході від Ethernet до Fast Ethernet?

126.Яке кодування використовує специфікація 100Base-FX для представлення даних при передачі по кабелю?

Архітектура комп'ютерів

1.Мікропроцесорна система — це:

Сукупність значної кількості функціональних пристроїв, одним з яких є МП;

2.Мікропроцесорний комплект - це:

Сукупність МП та інших інтегральних МС, які сумісні за архітектурою, конструктивним виконанням та електричними параметрами;

3. До вертикальних рівнів (аспектів) проектування мікропроцесорних пристроїв відносять:

Функціональний, алгоритмічний, конструктивний, технологічний;

4.Архітектура мікропроцесора визначає:

Логічну організацію МП з точки зору користувача;

5.Що з перерахованого не є принципом побудови програмно-керованих ЕОМ згідно архітектури фон Неймана:

Інша відповідь (бо все перераховане підходить);

6. На якій стадії цілочисельного конвеєра процесора Pentium виконується попередня вибірка команди:

Стадія PF;

7.На стадії D2 цілочисельного конвеєра процесора Pentium виконується:

Обчислення адрес операндів;

8.Триступінчатий конвеєр процесора Pentium для обробки чисел з плавоючою комою складається зі стадій:

Х1, Х2, WF;

9.На якій стадії конвеєра Pentium виконується запис результатів:

Інша відповідь (Стадія WB);

10.Якщо операнд знаходиться в коді команди то така адресація називається:

Безпосередньою;

11.Комп'ютерні архітектури за Фліном поділяються на:

SISD, SIMD, MISD, MIMD;

12.Суть «гарвардської архітектури» полягає в тому, що:

Простір памяті команд і даних розділений;

13.Який процесор архітектури ІА-32 був першим:

Intel80386;

14.В якому процесорі вперше з'явилась кеш-пам'ять:

Intel80486;

15.Що містить кеш пам'ять в процесорі I80486:

8КБайт для команд і даних разом;

16.Якою є зовнішня шина даних процесора Pentium:

64-ьох розрядною;

17.Якою є шина адреси процесора Pentium:

32-ох розрядною;

18.В якому процесорі вперше з'явилась інструкція CPUID - розпізнавання сімейства і моделі процесора:

IntelPentium;

19.Який склад кеш пам'яті процесора Pentium:

8КБайт для даних і 8КБайт для команд;

20.Для зберігання операндів з плаваючою комою(крапкою) в процесорі Pentium:

Вісім 80-ти розрядних регістрів із стековим доступом;

21.Який адресний простір доступний процесору I8086:

1024КБайт;

22.Який об'єм пам'яті може адресувати процесор I80286:

16МБайт;

23. Межа адресного простору для процесора I80386 складає:

Інша відповідь (4ГБайт);

24.З скількох магістралей складається системна шина ПК:

Інша відповідь (з трьох магістралей);

25.Які з наведених магістралей не є двонапрямленими:

магістраль адреси;

26.Кеш-память L1 називають:

первинним кешем;

27.Кеш-память L2 називають:

вторинним кешем;

28. З яким процесором сумісна шина VLB:

Intel80486;

29.Скільки рівнів КЕШа у процесорі Pentium:

Інша відповідь (Два рівні);

30.Яка довжина рядків кешу в процесорах Pentium Pro і Pentium II в байтах:

32 Байти;

31.Зі скількох стадій складається конвеєр процесора Pentium Pro:

12стадій;

32.На яку кількість входжень розраховано буфер ВТВ для реалізації динамічного передбачення переходів в процесорі Pentium:

Інша відповідь (256 входжень);

33.Специфікація Processor Performance Rating (P-rating) визначає методологію:

Отримання рейтингу продуктивності процесора;

34.Динамічне виконання це:

Комбінація методів передбачення переходів, аналізу проходження даних та віртуального виконання;

35.В яких процесорах з'явилась архітектура подвійної незалежної шини:

PentiumPro;

36.На скільки входжень розрахований буфер адрес переходів процесора Pentium Pro:

512;

37. Скільки ІА-команд можуть декодувати декодери процесора Pentium Pro за один такт:

Можуть декодувати до трьох команд;

38.Скільки мікрооперацій за один такт може видати декодер D0 процесора Pentium Pro:

До 4-ьох;

39.Інтерфейс системної шини процесорів Р6 покоління дозволяє об'єднати в симетричну мультипроцесорну систему (за допомогою внутрішніх схем арбітражу):

До 4-ьох процесорів;

40.Розмір первинного кешу процесорів Pentium Pro збільшено до:

Інша відповідь (32-ох Кбайт);

41.Спекулятивне виконання команд полягає у:

Виконанні команд в оптимальній послідовності з метою постійної завантаженості виконуючих блоків;

42. Виконання ММХ інструкцій базується на технології:

SIMD;

43.Що означає режим запису UC:

Без кешування;

44.Що стається, якщо невирівнювання даних перетинає границю рядка кешу:

Падіння продуктивності;

45.Який процесор є представником архітектури ІА-64:

Itanium;

46.Скільки інструкцій може виконуватись одночасно в архітектурі ІА-64:

Інша відповідь (три);

47. Як називаються ідентифікатори - посилання на регістри передбачення в архітектурі ІА-64:

Предикати;

48.Скільки регістрів передбачення використовується в архітектурі ІА-64:

64регістри;

49.Скільки розрядів мають пакети інструкцій в ІА-64:

128;

50.Яка мікроархітектура лежить в основі процесора Pentium 4:

NetBurst;

51.Який розмір в кілобайтах має ВТВ (Branch Target Buffer) процесора Pentium 4:

Інша відповідь;

52.Яка довжина конвеєра процесора Pentium 4:

20-цять стадій;

53.Як позначаються регістри ММХ в процесорі Pentium:

ММ0-ММ7;

54.Які типи даних опрацьовують команди ММХ:

64-ьох бітні та запаковані;

55.Що означає суфікс US в командах ММХ:

Визначає арифметику;

56. Яке призначення має інструкція EMMS:

Очищує стан ММХ;

57.Яка з цих команд є командою порівняння ММХ даних:

PCMPEQ;

58.В якій з запропонованих ММХ інструкцій в якості операнда використовується подвійне запаковане слово:

PMOVD;

59.Які з наведених ММХ команд є командами зсуву:

PSRAW, PSRLW;

60.Якої максимальної розрядності данні опрацьовують логічні команди ММХ:

64-розрядні;

61.Якої розрядності операнди опрацьовуються командами множення ММХ:

Інша відповідь (16-ти розрядні);

62.Які особливі ситуації генерують команди ММХ:

доступу до памятті;

63. Яка з наведених пар інструкцій може виконуватись паралельно на U та V конвейєрах процесора Pentium:

MOV EAX,ECX; MOV EDX,EBX;

64. Що з нижче наведеного не є типом динамічної пам'яті:

EPROM;

65.Що з перерахованого не містить сучасний процесор:

Інша відповідь (містить все);

66.Як відбувається прогнозування розгалужень в архітектурі ІА-64:

Виконуються обидві гілки одночасно, не потрібні результати відкидаються;

67.Який блок процесора в архітектурі ІА-64 проводить аналіз розгалужень:

Компілятор;

68.Роз'єм Slot 1 використовується для:

Процесорів Intel Pentium II;

69. Скільки універсальних 64-ох розрядних регістрів є в складі процесора на базі архітектури ІА-64:

128;

70.Скільки регістрів для дійсних чисел передбачено архітектурою ІА-64:

128;

71.В чому суть технології спекулятивного завантаження даних в архітектурі ІА-64:

На етапі компіляції інструкції завантаження даних переміщуються вище по коду;

72. Скільки інструкцій входить до 128-бітних пакетів в архітектурі ІА-64:

Інша відповідь (три інструкції);

73. В якості кеш-пам'яті:

використовується staticRAM;

74.Розрядність шини адреси процесора Intel Itanium:

Інша відповідь (48 біт);

75.Розрядність регістрів загального призначення процесора Intel 80286:

Інша відповідь (16-ти розрядні);

76.Запам'ятовуючими елементами динамічної пам'яті є:

Конденсатори;

77.Який тип пам'яті використовується для організації кеш-пам'яті:

Статичний;

78.Який тип пам'яті використовується для організації оперативної пам'яті:

Динамічний;

79.По способу керування монітори бувають:

Композитні та прямого керування;

80.Які з перерахованих груп регістрів відсутні у процесорі Pentium:

Регістри передбачення переходів;

81.Які з наведених шин є локальними:

PCI та VLB;

82.Скільки є режимів роботи клавіатури на 101/клавіші:

Інша відповідь (три);

83.Що з нижче наведеного є модулем пам'яті:

DIMM;

84.Які мікросхеми використовуються в модулі пам'яті SIMM:

EDO;

85.Основними характеристиками шини є:

Швидкість та розрядність передачі даних;

86. Яка пам'ять є енергонезалежною:

CMOS пам'ять;

87.Що з нижче наведеного є типами відеоадаптерів:

EGA, MDA, SVGA;

88.Яка адреса порту вводу/виводу для архітектури х86 відповідає каналу OUT0 системного таймеру:

40h;

89.Об'єднуюча плата може бути:

Активною та пасивною;

90.Які з наведених плат належать до сімейства АТХ?

ATX-Riser;

91.Які з наведених шин можуть бути 8-розрядними:

ISA;

92.Які з наведених шин можуть бути 16-розрядними:

ISA;

93.Які з наведених шин можуть бути 64-розрядними:

PCI;

94.Що з нижче наведеного є типом покращення організації DRAM:

RDRAM;

95. Зі скількох каналів складається системний таймер:

Інша відповідь;

96.В адресному просторі основна пам'ять розташована:

Нижче 640 Кбайт;

97.Які з наведених портів можуть використовуватись для підключення принтерів:

LPT, USB;

98. Які з наведених портів можуть використовуватись для підключення миші:

PS/2, USB;

99.Шина AGP використовується для підключення:

Відеокарти;

100.Які з наведених портів можуть використовуватись для підключення клавіатури:

PS/2, USB, DIN;

101. Які архітектури виділяють при класифікації, що базується на поняттях потоку команд та потоку даних:

SISD, SIMD, MISD, MIMD;

102.Одним з факторів підвищення швидкодії порту AGP є:

Конвеєризація операцій звернення до памятті;

103.Який з перерахованих принципів не відноситься до фон-Нейманівської архітектури:

Проведення обчислень однокристальним ЦП;

104. Паралельні комп'ютери згідно структурної систематики Хокні та Джессхоупа поділяються на:

Конвеєрні, неконвеєрні та мікропроцесорні матриці;

105.Яка частота є базовою для всіх шин системної плати:

HostBusClock;

106.Якою є допустима частота шини РСІ за специфікацією РСІ-2.1:

До 66,6 Мгц;

107. Вкажіть вірну послідовність кроків при конфігуруванні пристроїв з підтримкою технології «Plug and Play»

Проводиться ізоляція пристроїв від решти, призначається CSN, зчитується інформація про сконфігуровані та підтримуванні ресурси;

108.Що з перерахованого не є архітектурою мікропроцесорів:

NetBurst;

109.Якій архітектурі відповідає система команд процесорів сімейства I80х86:

CISC;

110. Які групи описують всі доступні користувачу регістри процесора І8086:

Регістри загального призначення, сегментні регістри, вказівник команд та регістр прапорців;

111.Який регістр не відноситься до сегментних регістрів процесора І8086:

Інша відповідь;

112.Режим SMM мікропроцесорів з 32-розрядною архітектурою це:

Режим системного керування;

113. Який з регістрів загального призначення не може використовуватись в операціях пересилання даних:

Регістр ESP;

114.В кеші з підтримкою протоколу MESI, І-стан означає:

Рядок в кеші відсутній;

115.Під мікроархітектурою процесора розуміють:

Спосіб та особливості внутрішньої реалізації програмної моделі МП;

116.Форматована ємність жорсткого диску це:

Сума поля даних всіх доступних користувачу секторів;

117.Що з перерахованого не є файловою системою оптичних дисків:

Інша відповідь (бо все є);

118.Який тип пересилки інформації відсутній в інтерфейсі USB:

Інша відповідь (бо все підходить);

119.Для чого призначена архітектура подвійної незалежної шини (Dual Independent

Bus):

Для організації окремого каналу між процесором та кешем;

120.Що з перерахованого не є сигналом інтерфейсу JTAG:

TDT (Test Data Transfer);

121.Яка інформація міститься в регістрі DX 32-розрядного процесора після сигналу RESET: