Організація переривань та пдп.
На якому з малюнків зображена схема надання векторних переривань?
На якому з малюнків зображена структура зв'язків для організації радіальних переривань?
На якому з малюнків зображена структура зв'язків запиту/надання ПДП на магістралі Q-bus?
На якому з малюнків зображена структура зв'язків запиту/надання ПДП на магістралі ISA?
Виберіть переваги векторних переривань (вибрати).
Векторні переривання забезпечують системі велику гнучкість, в системі їх може бути дуже багато.
Виберіть недоліки векторних переривань (вибрати).
Але ж вони вимагають додаткових апаратурних вузлів у всіх пристроях, що запрошують переривання, для обслуговування циклів безадресного читання.
Виберіть переваги радіальних переривань (вибрати).
Працювати з радіальними перериваннями простіше, оскільки все зводиться тільки до вироблення єдиного сигналу IRQ, і ніяких циклів обміну по магістралі не вимагається, тому реакція на такі переривання швидша.
Виберіть недоліки радіальних переривань (вибрати).
Радіальних переривань в системі звичайно не дуже багато (від 1 до 16). При цьому типі переривань, як правило, потрібне введення в систему спеціального контролера переривань. Кожне радіальне переривання вимагає введення додаткової лінії в шину управління системної магістралі.
Також треба враховувати, що питання пріоритету надання переривань в цьому випадку вирішується заздалегідь запрограмованим контролером переривань і може бути змінено.
Які чинники впливають на проходження сигналів по магістралі?
кінцева величина затримки розповсюдження сигналів по лініях магістралі;
відмінність затримок розповсюдження сигналів по різних лініях шини;
неодночасне виставляння сигналів на лінії шини;
спотворення фронтів сигналів, що проходять по лініях магістралі;
віддзеркалення сигналів від кінців ліній зв'язку
Функції процесора
Що визначає розрядність шини даних процесора?
Кількість її розрядів (ліній зв'язку) визначає швидкість і ефективність інформаційного обміну, а також максимально можливу кількість команд.
Розрядність шини даних визначає і розрядність всієї магістралі.
Що визначає розрядність шини адреси процесора?
Максимальну к-ть комірок пам*яті до яких може звертатись процесор; загальну складність МПС; макс. можливий розмір програми і макс. можливий об*єм даних, що запам*ятовуються.
Що визначає кількість ліній керування процесора?
Визначає різноманітність режимів обміну і ефективність обміну процесора з іншими пристроями системи.
Виберіть основні функції будь-якого процесора (вибрати):
Виконання команд керуючої програми; виконує найбільшу частку обробки інформації
Вибірка виконуваних команд;
ввід(читання) даних з пам’яті або ПВВ;
вивід(запис) даних в пам’ять або ПВВ;
обробка даних або АЛ операції;
адресація пам’яті;
обробка переривань і надання режиму прямого доступу;
Структура найпростішого процесора
Перерахуйте модулі, які входять до складу процесора
АЛП, пристрій управління, підсистема упр. Перериваннями, підсистема надання ПДП, внутрішні регістри, PSW(регістр ознак).
Призначення схеми управління вибіркою команд процесора
Схема управління вибіркою команд виконує читання команд з пам'яті і їх дешифрацію.
Призначення арифметико-логічного пристрою (АЛП)
Арифметико-логічний пристрій (або АЛП, ALU) призначений для обробки інформації відповідно до отриманою процесором команди.
Призначення регістрів процесора
Регістри процесора є по суті елементами дуже швидкої пам'яті і служать для тимчасового зберігання різних кодів: даних, адрес, службових кодів.
Призначення регістра ознак (регістра стану, PSW – Processor Status Word)
Регістр ознак (регістр стану) займає особливе місце, хоча він також є внутрішнім регістром процесора. Інформація, що в ньому міститься — це не дані, не адреса, а слово стану процесора (ССП, PSW — Processor Status Word). Кожний біт цього слова (прапор) містить інформацію про результат попередньої команди.
Призначення схеми управління перериваннями процесора
Схема управління перериваннями обробляє запит переривання, визначає адресу початку програми обробки переривання (адресу вектора переривання), забезпечує перехід до цієї програми після виконання поточної команди і збереження в пам'яті (в стеку) поточного стану регістрів процесора.
Призначення схеми управління прямим доступом до пам'яті мікропроцесора
Схема управління прямим доступом до пам'яті служить для тимчасового відключення процесора від зовнішніх шин і припинення роботи процесора на час надання прямого доступу контролеру прямого доступу.
Призначення логіки управління процесора
Логіка управління організовує взаємодію всіх вузлів процесора, перенаправляє дані, синхронізує роботу процесора із зовнішніми сигналами, а також реалізує процедури вводу і виводу інформації.