книги / Надежность и диагностика компонентов инфокоммуникационных и информационно-управляющих систем.-1

2.Точками наблюдения являются внешние выходы последней

копии.

3.Начальное состояние устройства предполагается неизвестным, поэтому обязательным ограничением является сохранение на псевдовходах первой копии неопределенных значений.

Длина проверяющей последовательности для синхронных устройств равна числу копий, а для асинхронных она не больше числа копий и не может быть известна заранее. Построение проверяющей последовательности начинается с попытки построить последовательность длины 1. Если этого не удается сделать, то принимают длину 2

итак далее, пока не достигнут заранее заданного порога. Это означает, что процедура построения теста для последовательностных устройств не является алгоритмом (нет гарантии построения тестовой последовательности). При числе копий больше двух следует рассматривать варианты образования существенного пути как от неисправного узла одной копии, так и от неисправных узлов других копий. В случае асинхронных устройств смена входного набора должна происходить только в устойчивых состояниях, для которых PI = = PO.

Рассмотрим пример построения тестовой последовательности для схемы (рис. 4.20) асинхронного автомата и неисправности С0 на линии 1. Обрыв выделенных линий обратной связи приводит к комбинационной копии (рис. 4.21).

Рис. 4.20. Пример асинхронной последовательностной схемы

301

X5

Рис. 4.21. Комбинационная копия схемы из примера на рис. 4.20

Построение последовательности длины 1. Зададим условие проявления неисправности. Единственный вариант требует установки 1 на псевдовходе PI1, что противоречит ограничению 3:

Построение последовательности длины 2. Зададим условие проявления неисправности. Единственный вариант требует установки 1 на псевдовходе PI1 и 1 на внешнем входе Х2 в копии 2. Значение PI1 = 1 может быть однозначно доопределено в первой копии: Х1 = 1, 3 = *1/x. Значение 3 = *1/x в первой копии однозначно доопределить нельзя, поэтому оно отмечается * для последующего доопределения. Импликация во второй копии значения 1/0 на линии 1 приводит к 3 = 1/x:

302

Выбираем путь от места неисправности до выхода схемы: 1-3-4-5-6. Выбираем условия активизации первого элемента пути: Х3 = 0, 2 = х/0. Однозначное доопределение 2 = х/*0 невозможно (отмечаем *). Импликация приводит к 3 = 1/0 и 4 = х/0:

Копия 2 неустойчива, так как PI1 ≠ PO1 и PI2 ≠ PO2; следовательно, вводим копию 3 с Х2 = 1, Х3 = 0, PI1 = x/0, PI2 = 1/0. Имплицируем эти значения в копии 3:

Копия 3 неустойчива, так как PI1 ≠ PO1, следовательно, вводим копию 4 с Х1 = 1, Х2 = 1, Х3 = 0, PI1 = 1/0. Имплицируем эти значения в копии 4:

303

Выбираем условие активизации предпоследнего элемента пути в копии 4: PI3 = x/*0 и имплицируем это значение:

Копия 4 неустойчива, так как PI3 ≠ PO3, следовательно, вво-

дим копию 5 с Х1 = 1, Х2 = 1, Х3 = 0, X5 = 0, PI3 = 1/0. Имплицируем эти значения в копии 5. Путь активизирован:

Выполним доопределение для сигналов, отмеченных *. Значение PI3 в копии 4 равно значению PO в копии 3, выбираем вариант доопределения этого сигнала – X5 = 1 в копии 3, имплицируем полученное значение:

304

Доопределим значение сигнала 2 в копии 2. Выбираем вариант Х4 = 0 и имплицируем это значение:

Доопределим значение сигнала 3 в копии 1. Выбираем вариант Х3 = 1 и завершаем построение теста, так как больше нет отмеченных сигналов:

Выделим входные значения:

305

Удалим одинаковые соседние копии:

Доопределим неопределенные значения из условия минимального отличия соседних наборов:

Удалим одну из одинаковых соседних копий (копия 3) и заново перенумеруем их:

Окончательный результат:

Построение тестов выполняется по модели с нулевыми задержками элементов. Однотактные задержки сосредоточены в линиях обратной связи, и каждая копия соответствует такой задержке.

306

Пусть А = {a} – множество рабочих входных наборов КУ, a = {x1,... ..., xm}, S – множество неисправностей в КУ, В = {b} – множество выходных наборов исправного устройства, b = {z1,..., zn}, в состав выходов включаются рабочие выходы устройства {z1,..., zi} и дополнительные выходы {zi+1, ..., zn}, необходимые для контроля (например, состояния элементов памяти), G(a, Si) – выход КУ при наличии неисправности si принадлежит S, G(a, 0) – выход исправного КУ.

Цифровое устройство защищено от неисправностей множества S, если для любого рабочего входного набора и любой неисправности выход устройства с неисправностью, либо не отличается от исправного, либо не совпадает ни с одним правильным выходным набором КУ.

Цифровое устройство называется самотестируемым по отношению к множеству неисправностей S, если для любой неисправности существует такой рабочий входной набор, что выход устройства не совпадает ни с одним выходным набором исправного устройства.

Цифровое устройство является полностью самопроверяемым, если оно как защищено от неисправностей, так и самотестируемо.

4.3.2.Схемы встроенного контроля

Вподразд. 2.4 упоминались встроенные системы контроля. Схемой встроенного контроля (СВК) является устройство, выполняющее, в общем случае, две функции:

а) определение в рабочем режиме по текущим значениям входного, дополнительного и выходного векторов КУ эталонного значения выходного КУ, которое должно появляться в определенном такте (отметим, что множество эталонных векторов, вырабатываемых СВК, является, в общем случае, гомоморфным отображением множества выходных векторов КУ);

б) проверку совпадения фактического выхода КУ с выходным вектором, вычисленным в пункте а).

Структурная схема подключения СВК к контролируемому устройству показана на рис. 4.25.

309

Рис. 4.25. Структурная модель схемы встроенного контроля

Самопроверяемая схема встроенного контроля (ССВК) должна обнаруживать любую ошибку КУ, приводящую к искажению выходного вектора В, а также все свои однократные ошибки. Для этого она так же, как и КУ, должна обладать свойствами защищенности от неисправностей и самотестируемости.

Поэтому ССВК со статическими значениями выходов должна иметь как минимум два выхода. Обычно принимают, что при отсутствии неисправности f1f2 = {(01), (10)}, а при неисправности f1f2 = {(00), (11)}.

4.3.3. Схемы сжатия

На рис. 4.26 представлена ячейка схемы сжатия, которая объединяет сигналы с двух ССВК. Выходами первой ССВК являются аi1

и аi2, а выходами второй ССВК – bi1 и bi2. Ячейка работает следующим образом:

если (аi1 ≠ аi2 и bi1 ≠ bi2), то fi1 ≠ fi2;

если (аi1 ≠ аi2 и bi1 = bi2), или (аi1 = аI2 и bi1 = bi2), или

(аi1 = аi2 и bi1 ≠ bi2), то fi1= fi2.

310