экз
.pdf
Петров 20
Приведите классификацию ПЛИС по архитектурным признакам. Опишите каждый из приведенных классов.
Первый из классов — SPLD, Simple Programmable Logic Devices, т. е. простые программируемые логические устройства. По архитектуре эти ПЛИС делятся на
подклассы программируемых логических матриц ПЛМ (PLA, Programmable Logic
Arrays) и программируемой матричной логики ПМЛ (PAL, Programmable Arrays Logic).
Оба эти подкласса микросхем реализуют дизъюнктивные нормальные формы (ДНФ)
булевых функций, а их основными блоками являются две матрицы: матрица элементов
«И» и матрица элементов «ИЛИ», включенные последовательно.В ПЛМ матрица
«ИЛИ» программируется, а в ПМЛ она фиксирована.Для широко распространенных в практике задач программируемость матрицы «ИЛИ» используется мало и неоправданно усложняет микросхему. Поэтому ПМЛ распространены больше, чем ПЛМ, и к их числу относится большинство SPLD, хотя ПЛМ обладают большей функциональной гибкостью.
В сложных программируемых логических схемах CPLD (Complex Programmable Logic Devices), общий вид которых представлен на рисунке, размещаются несколько сотен блоков, подобных ПМЛ и объединяются средствами программируемой коммутационной матрицы. Воздействуя на программируемые соединения коммутационной матрицы и ПМЛ, входящих в состав CPLD, можно реализовать
требуемую схему. Архитектуры CPLD разрабатываются фирмами Altera, Xilinx, Atmel,
Lattice Semiconductor, Cypress Semiconductor и др.
Микросхемы программируемых пользователями вентильных матриц FPGA (Field Programmable Gate Arrays) в своей основе состоят из большого числа конфигурируемых логических блоков (КЛБ), расположенных по строкам и столбцам в виде матрицы, и трассировочных ресурсов, обеспечивающих их соединение между собой. Архитектура FPGA сильно схожа с архитектурами MPGA (БМК), и CPLD. На кристалле FPGA расположено большое количество КЛБ, каждый из которых меньше ПМЛ, используемых в CPLD. Они распределены по всему кристаллу среди программируемых соединений, а вся матрица окружена программируемыми блоками ввода-вывода. Конфигурируемый логический блок ИС типа FPGA обладает меньшими возможностями, чем типичная ПМЛ, но одна микросхема типа FPGA содержит гораздо больше логических блоков чем ИС типа CPLD при том же размере кристалла. Микросхемы типа FPGA были изобретены фирмой Xilinx, Inc., но в настоящее время архитектуры FPGA разрабатываются также фирмами Actel, Altera, Atmel, Agere Systems, QuickLogic и др
Опишите на Verilog HDL 8-разрядный буфер с третьим состоянием, проиллюстрируйте его работу с помощью временных диаграмм.
module buffer( |
|
|
|
input |
[7:0] |
in, |
//Вход |
input |
|
enable, |
//Разрешающий сигнал |
output |
[7:0] |
out |
//Выход |
); |
|
|
|
assign out = enable ? in : 8'bz;
/*Если разрешающий сигнал 1, то вход соединяется с выходом, иначе выход шины переходит в третье(высокоимпедансное) состояние
*/
endmodule
Кирпин 21
1. КЛАССИФИКАЦИЯ ПЛИС ПО УРОВНЮ ИНТЕГРАЦИИ
-Системы на кристалле (System on Chip - SoC) или System on
Programmable Chip - SoPC (система на программируемом кристалле) – совокупность аппаратных средств,
обеспечивающих функции обмена информацией, её
обработки, хранения и управления этим процессом, выполненную на одном (программируемом) кристалле.
Различают однородные и блочные системы на кристалле (СнК)
-ДОСИСТЕМНЫЙ УРОВЕНЬ: ПЛИС в данном случае
предназначена для реализации второстепенного функционала
–специфической обработки сигналов, управление этим
процессом возложено на другое устройство Систему на
кристалле создать невозможно, как правило, в силу
следующих причин:
1.невозможно реализовать функцию хранения информации
2.невозможно совместить в одном устройстве обработку информации и управление этим процессом
-СнК – однородная, если выполнена на ПЛИС с регулярной структурой, то есть такой, что СнК реализована на множестве простых одинаковых блоков, функционал которых можно изменить на другой после переконфигурации ПЛИС
-СнК – блочная, если в её состав входят блоки, имеющие жёстко заданный функционал, т.е. фактически фрагменты ASIC внутри ПЛИС, например, микропроцессоры, память, блоки цифровой обработки сигналов (DSP – Digital Signal Processing), интерфейсные и прочие
-Дальнейшая классификация по уровню интеграции является условной в силу соотношения между размерами регулярной и блочной частей
-Hard IP – аппаратно зависимый блок, выпускаемый, как правило, под конкретное семейство ПЛИС, ему соответствует
ASIC – структура внутри ПЛИС
-Soft IP – аппаратно независимый блок, использование которого
не зависит от конкретной ПЛИС. Применяется для построения
составных частей СнК на регулярной структуре
-Достоинства и недостатки:
1.Soft-IP не обладает максимальным быстродействием по
сравнению с hard-IP в рамках выбранной технологии
из-за значительного количества паразитных элементов,
обеспечивающих программируемость
2.Soft–IP имеет большее количество настроек, которое
может использовать разработчик для оптимизации блока
под свои задачи
3.Soft-IP чаще является свободно распространяемым, но
не обладает поддержкой производителя ПЛИС в отличие от hard-IP
2.Опишите на Verilog HDL модуль, вычисляющий бит
четности 32-разрядного слова при помощи оператора свертки. Проиллюстрируйте его работу с помощью временных диаграмм. Модуль должен иметь полностью синхронную структуру. Ввод числа производится по сигналу WR. Сброс асинхронный.
Проиллюстрируйте его работу с помощью временных диаграмм.
Овсянникова 22
Задание 1
Приведите классификацию ПЛИС по архитектурным признакам. Опишите каждый из приведенных классов
PLA - Появились первыми в 1970 году, были однократно программируемыми, затем стали многократно программируемыми
PAL - Появились как упрощение ПЛМ путём исключения программируемости матрицы «ИЛИ», первые выпущены в 1978 году
Задание 2
Объясните отличия с точки зрения синтезируемой аппаратуры условной конструкции if и конструкции ветвления case. Приведите пример, нарисуйте схемы элементов, синтезируемых в том и другом случае.