Р еализация этой функции на мультиплексоре 16-1 (микросхема 74150) показана на рис.6.4.
Рис. 6.4
Необходимо
учесть, что
.
Для того, чтобы получить Y,
после W
подключается инвертор.
Эту функцию можно также реализовать на мультиплексоре 8-1. Для этого распределим подключение входов (табл.2).
Таблица 2.
№ |
x3 |
x2 |
x1 |
x0 |
y |
Входы |
0 |
0 |
0 |
0 |
0 |
0 |
D0=0 |
1 |
0 |
0 |
0 |
1 |
0 |
|
2 |
0 |
0 |
1 |
0 |
0 |
D1=x0 |
3 |
0 |
0 |
1 |
1 |
1 |
|
4 |
0 |
1 |
0 |
0 |
1 |
D2=1 |
5 |
0 |
1 |
0 |
1 |
1 |
|
6 |
0 |
1 |
1 |
0 |
0 |
D3=0 |
7 |
0 |
1 |
1 |
1 |
0 |
|
8 |
1 |
0 |
0 |
0 |
0 |
D4=0 |
9 |
1 |
0 |
0 |
1 |
0 |
|
10 |
1 |
0 |
1 |
0 |
0 |
D5=x0 |
11 |
1 |
0 |
1 |
1 |
1 |
|
12 |
1 |
1 |
0 |
0 |
1 |
D6=1 |
13 |
1 |
1 |
0 |
1 |
1 |
|
14 |
1 |
1 |
1 |
0 |
1 |
D7= |
15 |
1 |
1 |
1 |
1 |
0 |
Пусть
[A]=x1,
[B]=x2,
[C]=x3,
[D]=x0.
Сигналы
[A],
[B],
[C]
подаем на соответствующие адресные
входы мультиплексора. Выводы Y
и W
являются выходами мультиплексора (Y
– прямой выход, W
– инверсный выход). Вывод G'
– это инверсный вход разрешения. При
G'=0
работа мультиплексора разрешена, при
работа мультиплексора запрещена, т.е.
Y=0,
W=1.
Реализация этой функции на мультиплексоре 8-1 (микросхема 74151) показана на рис.7.4.
Р
ис.
7.4
Эту функцию можно также реализовать на двух мультиплексорах 4-1 (микросхема 74153). Для этого запишем распределение подключения входов (табл.3).
Таблица 3.
№ |
x3 |
x2 |
x1 |
x0 |
y |
Входы |
0 |
0 |
0 |
0 |
0 |
0 |
1C0=0 |
1 |
0 |
0 |
0 |
1 |
0 |
|
2 |
0 |
0 |
1 |
0 |
0 |
1C1=x0 |
3 |
0 |
0 |
1 |
1 |
1 |
|
4 |
0 |
1 |
0 |
0 |
1 |
1C2=1 |
5 |
0 |
1 |
0 |
1 |
1 |
|
6 |
0 |
1 |
1 |
0 |
0 |
1C3=0 |
7 |
0 |
1 |
1 |
1 |
0 |
|
8 |
1 |
0 |
0 |
0 |
0 |
2C0=0 |
9 |
1 |
0 |
0 |
1 |
0 |
|
10 |
1 |
0 |
1 |
0 |
0 |
2C1=x0 |
11 |
1 |
0 |
1 |
1 |
1 |
|
12 |
1 |
1 |
0 |
0 |
1 |
2C2=1 |
13 |
1 |
1 |
0 |
1 |
1 |
|
14 |
1 |
1 |
1 |
0 |
1 |
2C3= |
15 |
1 |
1 |
1 |
1 |
0 |
Р
еализация
этой функции на микросхеме 74153 показана
на рис.8.4. Примем 1G'=x3,
2G'=
,
A=x1,
B=x2
(x0
обозначено
на рис.8.4 как [0], сответственно x1–
[1], x2–
[2], x3
– [3]).
Рис. 8.4