Добавил:
Опубликованный материал нарушает ваши авторские права? Сообщите нам.
Вуз: Предмет: Файл:
Учебное пособие 700543.doc
Скачиваний:
18
Добавлен:
01.05.2022
Размер:
71.81 Mб
Скачать

5.3. Обмен информацией в микропроцессорной системе.

      1. Формирование управляющих сигналов мпс.

Шины данных и адреса являются общими для многих подключенных к ним узлов. При таком обобществлении шин возникает необходимость в согласовании работы узлов:

12

при выводе информации – обеспечение её поступления с ШД в соответствующий узел МПУ, при вводе ин-

формации - её поступление на ШД из какого-либо узла.

Эти действия требуют выработки управляющих сиг-

налов, называемых системными управляющими сигналами

[ 6, 9 ]. К числу таких сигналов относятся: для управления микросхемами памяти – сигналы записи ЗПЗУ (MEMW) и

с игналы чтения ЧТЗУ (MEMRD), для управления уст-

ройствами ввода ЧТВУ (I/OR) и вывода ЗПВУ (I/OW).

Для формирования этих управляющих сигналов ис-

п ользуются управляющие сигналы с выводов МП: ПРИЁМ (DBIN), ЗАПИСЬ (WR), ПОДТВЕРЖДЕНИЕ ЗАХВАТА (HLDA) и сигналы из регистра состояния. Подробно вопросы формирования управляющих сигналов рассмотрены в работе [ 2 ].

Условимся, что при работе в нормальном цикле микропроцессорной системы:

  1. не возникают запросы на прерывания;

2) не используется режим прямого доступа к памяти; 3) не допускаются паузы и ожидания.

Когда микропроцессор работает в таком режиме, он выполняет функции системного контроля (системного контроллера). Причем он не прекратит выполнение программы до тех пор, пока питание не будет выключено.

Для подготовки МП К580 к работе в режиме системного контроллера необходимо вывод 13 (вход сигнала

HOLD) соединить с корпусом. Это исключает возможность работы в режиме прямого доступа к памяти. Вход INT (вывод 14) также соединить с корпусом. В это случае МП защищен от прерываний. Также на вход генератора так-

товых импульсов необходимо подать уровень «лог. 1». Это поможет избежать наступления пауз и ожиданий при нормальном функционировании МП. В итоге МП будет рабо-

13

тать с соблюдением сделанных предположений.

Управление МП- системой без предварительных условий можно выполнить при использовании специальной

микросхемы, называемой системным контроллером.

Данная микросхема, выполняющая функции системного контроллера , осуществляет формирование управляющих сигналов обращения к ЗУ или к устройствам ввода/вывода (УВВ) и обеспечивают приём и передачу информации между шиной данных микропроцессора и системной шиной. Соединение выводов микропроцессора с микросхемой системного контроллера позволит микропроцессору обеспечить управление микропроцессорной системой без описанных выше предположений.

Например, системный контроллер и шинный формирователь КР580К28 (38) предназначен для выработки системных управляющих сигналов, буферизации шины данных МП и управления передачей данных.

На рис. 5.4 показана структурная схема микросхемы системного контроллера. Системный контроллер состоит из двунаправленной буферной схемы данных, регистра состояния и дешифратора управляющих сигналов.

В ыдаваемая из МП в начале цикла информация о состоянии МП приходит на вход регистра состояния и при поступлении сигнала STSTB фиксируется в регистре, где она хранится до наступления следующего цикла.

С истемный контроллер формирует управляющие сигналы по сигналам состояния МП при обращении к ЗУ: системные управляющие сигналы чтение памяти MEMR и запись памяти MEMW, при обращении к УВВ: ввод I/OR и вывод I/OW, подтверждение прерывания INTA, а также обеспечивает прием и передачу 8-разрядной информации между каналом данных МП по выводам D7 - D0 и системным каналом по выводам DB7 - DB0.

Асинхронный сигнал BUSSEN управляет выдачей

14

с буферной схемы и управляющих сигналов с дешифратора: при напряжении низкого уровня на входе BUSSEN буферная схема передает данные и формируется один из управляющих сигналов; при напряжении высокого уровня все входы микросхемы переводятся в высокоомное состояние.

Рис. 5.4. Структурная схема КР580ВК28 (КР580ВК38).

Напряжение высокого уровня на входе HLDA переводит выходы MEMR, I/OR, INTA в пассивное состояние и блокирует передачу информации через буферную схему данных.