Федеральное агентство по образованию

Омский государственный технический университет

Кафедра автоматизации и робототехники

Домашнее задание

по дисциплине “Схемотехника мехатронных систем”

на тему:

Модуль ВЫВОДА ДАННЫХ НА 32 ВЫХОДА в режиме адресного обмена

ДЗ-2068998-А1-15-00.00.000.ПЗ

Пояснительная записка

Выполнил: Макаенко Антон Юрьевич

студент группы МТ-412

_____________________/___/___/ 2006г.

Проверил: Компанейц Алексей Николаевич

канд. техн. наук, доцент

_____________________/___/___/ 2006г.

Омск-2006

Аннотация

Целью данной работы является проектирование модуля вывода данных на 32 выхода в режиме адресного обмена по заданной структурной схеме.

В процессе выполнения задания решаются следующие задачи:

1. Разработка принципиальной электрической схемы.

2. Расчет временных характеристик сигналов и составление протоколов обмена.

Графическая часть представлена на 2 листах формата А3 структурной и принципиальной электрической схемами модуля.

При выполнении задания использовалось программное обеспечение КОМПАС-3D V7 для реализации графической части;

Домашнее задание содержит 12 листов, 1 рисунок, 2 схемы, 2 приложения.

Содержание

Домашнее задание 5

по дисциплине «Схемотехника» 5

Разработка принципиальной электрической схемы модуля 6

Временная диаграмма 7

Расчетная часть проекта 8

Расчет временных характеристик сигналов протоколов обмена 8

Расчет резисторов на сопротивление и мощность 9

Список литературы 11

Техническое задание 12

Домашнее задание

по дисциплине «Схемотехника»

Студент гр. МТ-412 Макаенко А. Ю.

Тема проекта: «Модуль вывода данных на 32 выхода в режиме адресного обмена»

Срок сдачи законченного проекта ________________________

Исходные данные к проекту: см. структурную схему

Дата выдачи задания ________________________

Зав. кафедрой д-р техн. наук, проф. В.Г. Хомченко

Руководитель канд. техн. наук, доцент А.Н. Компанейц

Задание принято к исполнению ________________________

Подпись студента ______________________

Разработка принципиальной электрической схемы модуля

Процедура записи информации производится в следующей последовательности: процессор выставляет на шину адреса (ША) адрес регистра данных РД1, или РД2 (DD12-DD13, DD14-DD15 соответственно) и данные на шину данных ШД. Данные, проходя через шинные формирователи (ШФ) DD1 и DD2, поступают на входы регистров данных РД1 и РД2 (DD12, DD13 и DD14, DD15 соответственно). Адрес регистра данных приходит в дешифратор адреса (ДА) на входы (“A”) компараторов (КР1533СП1) DD3, DD4, DD5, DD6. 8 бит адреса при совпадении с заданным адресом на задатчике адреса (X3.1-3.4) по условию равенства на компараторах (DD3, DD4) разрешают дешифрацию на дешифраторе DD9 по входу C1 (ножка 6), проходя через микросхему & (DD7.1). Еще 7 бит адреса, проходя через компараторы DD5, DD6 и микросхемы-повторители с инверсией (DD8.1, DD8.2), разрешают дешифрацию на дешифраторе КР1533ИД7 (DD9) по инверсным входам C2, C3 (ножки 4, 5). Последний бит адреса определяет регистр данных либо РД2 (DD14, DD15) – соответствует высокому уровню или РД1 (DD12, DD13) – низкий уровень сигнала. Последний бит адреса проходит на вход D0 (ножка 1) дешифратора КР1533ИД7 (DD9).

В зависимости от уровня сигнала последнего бита адреса, сигнал с дешифратора ИД7 поступает с выходов дешифратора (DD9) Q0 или Q1 на микросхемы КР1533ЛЕ1 (DD10.1, DD10.2) тем самым открывая их (ножки 1, 4).

Процессор выставляет на шине управления ШУ сигнал /IOWC, который, проходя через повторитель микросхему КР1533ЛИ1 (DD7.2) поступает на входы микросхем КР1533ЛЕ1 DD10.1, DD10.2, и по условию состояния “открыто” этих микросхем сигнал, инвертируясь, поступает на входы регистра данных РД1 (DD12, DD13) либо РД2 (DD14, DD15) (ножка 11) передним фронтом записывая данные в регистр данных. Сигнал /IOWC, также пройдя через микросхемы КР1533ЛЕ1 DD10.1 либо DD10.2, также поступает на вход микросхемы КР1533ЛЕ11 (DD11.1) с открытым коллектором и выдает сигнал /XACK. Процессор, получив сигнал /XACK, снимает сигнал /IOWC, с ШУ адрес регистра данных с ША и данные с ШД.

Данные, записанные в регистр данных РД1 или РД2, проходя через оптронную развязку (VU1-VU16 или VU17-VU32), поступает на шину данных периферийного устройства (ПУ).

Временная диаграмма

Расчетная часть проекта

Расчет временных характеристик сигналов протоколов обмена

Выполнение данного раздела является обоснованием выбора микросхем по времени и величине потребляемого тока.

Время задержки сигнала /XACK (процедура записи)

Время дешифрации адреса регистра данных, по выставлению адреса Иа ША, до открытия микросхемы ЛЕ1.

Время передачи данных на ПУ по выставлению сигнала /IOWC

Расчет резисторов на сопротивление и мощность

Резисторы R1-R15

Резисторы у компаратора R16-R19

Расчет резисторов оптронов R20-R52

Заключение

Разработанный модуль вывода информации на 32 выхода в режиме адресного обмена может быть применен для передачи данных по средством интерфейса И41 между микро ЭВМ верхнего уровня и микро ЭВМ низкого уровня, принимающего слова в формате 32-х бит, а также для передачи по двум каналам 16-битных слов. Передаваемые сигналы находятся в диапазоне U=0±5 В. Модуль гальванически развязан с периферийным устройством.

Использование подобных модулей (с 16 на 32 выхода) позволяет использовать передачу данных с различными формами слов (32/16) или использовать как передачу данных с 1 (16) на 2 (16) данных.

Подобные задачи часто встречаются в современных СУ, что, собственно, и приводит к использованию мультиплекасивных шин данных. А подобный модуль позволяет с использованием только регистров данных передавать данные в нужном формате с гальванической развязкой ЭВМ высокого и низкого уровнях.

Список литературы

1. Компанейц А.Н. Проектирование систем управления на базе интерфейсов МПИ и И41. Учебное пособие. Омск: Изд-во ОмГТУ, 2000.- 48 с

2. Федотов А.В. Составление технического задания. Методические указания. Омск: Изд-во ОмГТУ, 1999.-24 с

3. Александров К.К., Кузьмина Е.Г. Электротехнические чертежи и схемы. – М.: Энергоатомиздат, 1990. – 288 с

4. Полупроводниковые оптоэлектронные приборы: Справ. / В.И. Иванов, А.И. Аксенов, А.М. Юшин. – 2-е изд., перераб. и доп. М.: Энергоатомиздат, 1988. 448 с

5. Логические интегральные схемы КР1533, КР1554: Справ. / И.И. Петровский, А.В. Прибыльский, А.А. Троян, В.С. Чувелов. – М., 1993. – 456 с

6. Бирюков С.А. Применение интегральных микросхем серии ТТЛ и КМОП. М., 1987. – 242 с

Приложение 1

Техническое задание

1. Наименование и область применения

Модуль вывода данных на 32 выхода входит в состав системы управления (СУ) технологическим оборудованием (ТО). Он предназначен для передачи данных по средством интерфейса И41 между микро ЭВМ верхнего уровня и микро ЭВМ низкого уровня, принимающего слова в формате 32-х бит, а также для передачи по двум каналам 16-битных слов.

2. Основание для разработки

Задание, выданное кафедрой АРТ ОмГТУ от 5 сентября 2005 г. (см. бланк домашнего задания)

3. Источники разработки

Методические указания к выполнению домашнего задания.

4. Состав продукции и требования к конструктивному устройству (к ее содержанию)

Модуль АУ включает в себя:

1. аналого-цифровой преобразователь;

2. дешифратор адреса;

3. регистр адреса;

4. шинные формирователи;

5. оптронные развязки цепей управления и силовых цепей.

6. Порядок контроля и приемки

Домашнее задание защищается на технической комиссии кафедры АРТ.

12