II. Эксперементальная часть

1. Ознакомится с расположением элементов и органов управления установки.

2. Подготовит установку для работы в микрокомандном режиме.

3. Выполнить заданные операции, контролируя результаты на индикаторах входных и выходных регистров микропроцессора и при необходимости на контрольных гнёздах.

Задания к работе

1. Операция ввода, пересылки и вывода информации, сброса и установки регистров МП.

Табл. 4.1

Операция	Код МК П	№ МК	Операция	Код МК П	№ МК
Ввод и вывод			Пересылка
ШВхP	1111 10 ppp 0	1.1	ШВхШВых	1111 11 010 0	1.6
ШВхРР	0110 11 010 0	1.4		0000 11 010 0	1.7
	0110 11 001 0	2.4.6		0110 11 000 0	2.3.6
	0110 11 011 0	2.5.6		0110 11 111 0	2.8.6
ШВхДР	0001 11 010 0	1.5	РP	0110 01 ppp 0	2.2.6
	0110 11 100 0	2.6.6	PДР	0001 10 ppp 0	1.3
	0110 11 110 0	2.7.6	РРР	0100 00 ppp 0	2.1.4
РШВых	0000 10 ррр 0	1.2	ДРР	1110 10 ppp 0	3.7
РРШВых	0100 11 000 0	2.3.4	PPДР	0100 11 100 0	2.6.4
ДРШВых	0100 11 111 0	2.8.4	ДРРР	0100 11 011 0	2.5.4
Сброс/установка
0/1P	0000 00 ppp 1/0	2.1.0	0/1ДР	0000 11 100 1/0	2.6.0
0/1PP	0000 01 ppp 1/0	2.2.0		0000 11 110 1/0	2.7.0
	0000 11 001 1/0	2.4.0	0/1ШВых	0000 11 000 1.0	2.3.0
	0000 11 011 1/0	2.5.0		0000 11 111 1.0	2.8.0

1. Выполнить указанные в таблице операции пересылки 8-разрядных операндов с ШВх на ШВых.

2. Загрузить с ШВх регистры Р, РР, ДР 8-разрядными операндами; содержимое регистров вывести на ШВых.

3. Реализовать цепочку МК для указанного преподавателем в табл. 4.2 варианта задания.

Табл. 4.2

Операция

1

2

3

4

5

6

7

8

9

10

11

12

Загрузить

P0

P1

PP

ДР

РР

ДР

Р4

Р5

РР

ДР

РР

ДР

Переслать в

РР

ДР

Р2

Р3

ДР

РР

РР

ДР

Р6

Р7

ДР

РР

Вывести на

ШАдр

ШВых

ШВых

ШВых

ШВых

ШАдр

ШАдр

ШВых

ШВых

ШВых

ШВых

ШАдр

Сбросить

Р0

Р1

РР

ДР

РР

ДР

РР

ДР

Р6

Р7

ДР

РР

Вывести на

ШВых

ШВых

ШАдр

ШВых

ШАдр

ШВых

ШАдр

ШВых

ШВых

ШВых

ШВых

ШАдр

Установить

РР

ДР

Р2

Р3

ДР

РР

Р4

Р5

РР

ДР

РР

ДР

Вывести на

ШАдр

ШВых

ШВых

ШВых

ШВых

ШАдр

ШВых

ШВых

ШВых

ШВых

ШАдр

ШВых

2. Обратный дополнительный код (табл. 4.3).

Табл. 4.3

Операция	Код МК П	№ МК	Операция	Код МК П	№ МК
+ ПP	0111 00 ppp 0/1	2.1.7	+ ПШВых	0101 11 000 0/1	2.3.5
+ ПPP	0101 01 ppp 0/1	2.2.5	+ ПРР	0111 11 001 0/1	2.4.7
	0101 11 001 0/1	2.4.5		0111 11 011 0/1	2.5.7
+ ПДР	0101 11 110 0/1	2.7.5	+ ПРР	0101 11 011 0/1	2.5.5
+ ПШВых	0111 11 000 0/1	2.3.7	+ ПДР	0101 11 100 0/1	2.6.5
	0111 11 111 0/1	2.8.7	+ ПДР	0111 11 100 0/1	2.6.7
+ПР	0101 00 ppp 0/1	2.1.5		0111 11 110 0/1	2.7.7
+ПPP	0111 01 ppp 0/1	2.2.7	+ ПШВых	0101 11 111 0/1	2.8.5

По указанию преподавателя выполнить одну операцию по преобразованию двоичного 8-разрядного кода в обратный и дополнительный коды с сохранением информации в регистре, и две операции с пересылкой.

3. Пустая операция/инкремент (табл. 4.4).

Табл. 4.4

Операция	Код МК П	№ МК	Операция	Код МК П	№ МК
Р+ПР	0110 00 ррр 0/1	2.1.6	РР+ПРР	0100 01 ррр 0/1	2.2.4
ДР+ПДР	0100 11 110 0/1	2.7.4		0100 11 001 0/1	2.4.4

Реализовать операции для Р, РР или ДР, РР (по заданию преподавателя). Содержимое Р, ДР после выполнения операции контролировать на ШВых, РР – на ШАдр.

4. Арифметические и логические операции над двумя операндами (табл. 4.5).

Табл. 4.5

Операция	Код МК П	№ МК	Операция	Код МК П	№ МК
ШВх+РРШВых	0011 11 000 0	2.3.3	ШВх+ДР ШВых	0011 11 111 0	2.8.3
ШВх-РР ШВых	0010 11 000 1	2.3.2	ШВх-ДР ШВых	0010 11 111 1	2.8.2
РР-ШВх ШВых	0001 11 000 1	2.3.1	ДР-ШВх ШВых	0001 11 111 1	2.8.1
ШВхVPP ШВых	1111 11 00 0	2.3.15	ШВхVДР ШВых	1111 11 111 0	2.8.15
VPP ШВых	1110 11 000 0	2.3.14	VДР ШВых	1110 11 111 0	2.8.14
ШВхPP ШВых	1000 11 000 0	2.3.8	ШВхДР ШВых	1000 11 111 0	2.8.8
PP  ШВых	1011 11 00 0	2.3.11	ДР  ШВых	1011 11 111 0	2.8.11
ШВх0РР ШВых	1001 11 000 0	2.3.9	ШВх0ДР ШВых	1001 11 111 0	2.8.9
ШВых	1010 11 000 0	2.3.10	ШВых	1010 11 111 0	2.8.10

Выполнить все приведённые в таблице 4.3 операции для РР или ДР (по заданию преподавателя) и сопоставить результаты с теоретическими.

5. Операция сдвига (табл. 4.6).

Табл. 4.6

Операция	Код МК П	№ МК	Операция	Код МК П	№ МК
(РР)СЦПРР	0001 11 101 0	4.2	(РР,ДР)СЦПРР,ДР	0101 11 101 0	5.2
(РР)СЦЛРР	0011 11 101 0	4.4	(РР,ДР)СЦЛРР,ДР	0111 11 101 0	5.4
(РР)СЛПРР	1000 11 101 0	4.5	(РР,ДР)СЛПРР,ДР	1100 11 101 0	5.5
(РР)СЛЛРР	1010 11 101 0	4.6	(РР,ДР)СЛЛРР,ДР	1110 11 101 0	5.6
(РР)САПРР	0000 11 101 0	4.1	(РР,ДР)САПРР,ДР	0100 11 101 0	5.1
(РР)САЛРР	0010 11 101 0	4.3	(РР,ДР)САЛРР,ДР	0110 11 101 0	5.3

5.1. Выполнить операции сдвига содержимого РР, контролируя информацию на ШАдр. Выявить отличие логических и алгебраических здвигов.

5.2. Выполнить операции сдвига регистра двойной длинны (РР,ДР). Для контроля за перемещением информации использовать операцию ДРШВых, при этом содержимое ДР выводится на ШВых, а РР – на ШАдр(ПР=0). Выявить особенности алгебраических сдвигов.

ОБРАТИТЬ ВНИМАНИЕ НА ТО, ЧТО НА УСТАНОВКЕ СДВИГИ ОСУЩЕСТВЛЯЮТСЯ В ПРОТИВОПОЛОЖНУЮ СТОРОНУ.

Содержание отчёта

1. Задание и табличный алгоритм его реализации по каждому пункту работы.

2. Арифметические и логические операции над двумя 8-разрядными операндами.

3. Краткое резюме по каждому пункту выполненной работы.

Контрольные вопросы

1. Какова последовательность действий при загрузке входных регистров? Чем вызваны особенности набора 8-разрядных операндов и кодов МК и в чем они проявляются? Для чего необходимо подключать выход ЛЭ к гнёздам СТРОБ? Когда и как следует переходить в режим хранения? Для чего предназначены выходные регистры? Как в них осуществляется запись и индикация информации?

2. По каким входам осуществляется управление МП? Когда необходимо подавать СИМ на гнездо СИНХР? Каковы особенности управления МП по входу ПЕРЕНОС АЛУ? Что выводится на ШАдр по сигналам ПРИОРЕТЕТ и как устанавливается сигнал ПР=0 и ПР=1? Как устанавливается и как и что определяет позиция микропроцессорной секции? Каким образом осуществляется управление счетчиком команд?

3. Как реализуется микрокомандный режим работы установки? Для чего на гнездо КОНТРОЛЬ подаётся нулевое напряжение? Что происходит в блоке синхронизации в одиночном режиме работы? Какие средства контроля за выполнением команд предусмотрены в установке?

4. Какова последовательность действий при реализации цепочки операций? Чем обусловлено отставание на один такт загрузки данных (операндов) и установки требуемых для исполнения МК сигналов на входе МП?

5. Как составляются табличные алгоритмы выполнения последовательности............