2 Ход работы
2.1 Работа с первыми четырьмя функциями
Вариант 9 – x& ⊕w – Дешифратор;
Вариант 10 – x&y ⊕ – Мультиплекстор;
Вариант 11 – x& – СДНФ ;
Вариант 12 – ⊕z ⊕w – По формуле.
Таблица 2.1 – Таблица истинности для 4 первых функций.
x |
y |
z |
w |
F9 |
F10 |
F11 |
F12 |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
1 |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
1 |
0 |
1 |
0 |
0 |
1 |
1 |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
1 |
1 |
1 |
1 |
0 |
1 |
0 |
1 |
0 |
0 |
0 |
0 |
0 |
1 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
1 |
0 |
0 |
1 |
1 |
1 |
0 |
1 |
1 |
0 |
1 |
0 |
1 |
0 |
0 |
0 |
1 |
0 |
1 |
1 |
1 |
1 |
0 |
1 |
1 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
1 |
0 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
0 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
0 |
1 |
0 |
0 |
На рисунке 2.1 представлена общая bdf схема для функций F9, F10, F11, F12. На рисунках 2.2 – 2.5 представлены каждая схема по отдельности.
Рисунок 2.1 – общая bdf схема.
Рисунок 2.2 – Дешифратор.
Рисунок 2.3 – Мультиплекстор.
Рисунок 2.4 – СДНФ.
Рисунок 2.5 – Обычная формула.
На рисунках 2.6 и 2.7 представлено моделирование схем в двух режимах.
Рисунок 2.6 – Моделирование в режиме Timing.
Рисунок 2.7 – Моделирование в режиме Functional.
На рисунке 2.8 представлено описание устройство на VHDL.
Р исунок 2.8 – Код на VHDL.
На рисунке 2.9 представлена схема из RTL viewer для кода на VHDL.
Р исунок 2.9 – RTL схема.
2.2 Работа со вторыми четырьмя функциями
Вариант 12 – ⊕z ⊕w – Дешифратор;
Вариант 13 - x⊕y∨z⊕w – Мультиплекстор;
Вариант 14 - ∨z⊕w – СДНФ ∨ ∨ ∨ ∨ ∨ xyz ∨ ∨ x ;
Вариант 15 - x⊕y∨ – По формуле.
Таблица 2.2 – Таблица истинности для 4 вторых функций.
x |
y |
z |
w |
F12 |
F13 |
F14 |
F15 |
0 |
0 |
0 |
0 |
1 |
0 |
1 |
1 |
0 |
0 |
0 |
1 |
0 |
0 |
1 |
0 |
0 |
0 |
1 |
0 |
1 |
1 |
0 |
1 |
0 |
0 |
1 |
1 |
0 |
1 |
1 |
1 |
0 |
1 |
0 |
0 |
1 |
1 |
0 |
1 |
0 |
1 |
0 |
1 |
0 |
1 |
1 |
1 |
0 |
1 |
1 |
0 |
0 |
0 |
1 |
1 |
0 |
1 |
1 |
1 |
1 |
1 |
1 |
0 |
1 |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
1 |
0 |
0 |
1 |
1 |
0 |
0 |
1 |
1 |
0 |
1 |
0 |
0 |
0 |
1 |
1 |
1 |
0 |
1 |
1 |
1 |
0 |
0 |
1 |
1 |
1 |
0 |
0 |
0 |
0 |
1 |
1 |
1 |
1 |
0 |
1 |
1 |
0 |
0 |
1 |
1 |
1 |
1 |
0 |
1 |
1 |
0 |
0 |
1 |
1 |
1 |
1 |
0 |
0 |
0 |
1 |
На рисунке 2.10 представлена общая bdf схема для функций F9, F10, F11, F12. На рисунках 2.11 – 2.15 представлены каждая схема по отдельности.
Рисунок 2.10 – общая bdf схема.
Рисунок 2.11 – Дешифрато р.
Рисунок 2.12 – Мультиплекстор.
Рисунок 2.13 – СДНФ
Рисунок 2.14 – Обычная формул а.
На рисунках 2.15 и 2.16 представлено моделирование схем в двух режимах.
Рисунок 2.15 – Моделирование в режиме Timing.
Рисунок 2.16 – Моделирование в режиме Functional
На рисунке 2.17 представлено описание устройство на SV (v2).
Рисунок 2.17 – Код на SV (v2).
На рисунке 2.18 представлена схема из RTL viewer для кода на SV (v2).
Рисунок 2.18 – RTL схема.