2.6 Организация устройств процессора

В функциональном и структурном отношении процессор удобно представить разделенным на две части: операционное устройство и управляющее устройство рис. 2.5.

Рис. 2.5

Операционное устройство (ОУ) служит для хранения слов информации, выполнения набора микроопераций и вычисления значений логических условий, т. е. операционный автомат является структурой, организованной для выполнения действий над информацией. Блоки регистров, АЛУ, тракт данных, вместе образуют операционное устройство.

Управляющее устройство (УУ) генерирует последовательность управляющих сигналов {y}, обеспечивающую выполнение в операционном автомате заданной последовательности элементарных действий, которая реализует алгоритм выполняемой операции. Управляющая последовательность генерируется в соответствии с заданным алгоритмом и с учетом значений логических условий, формируемых ОУ.

Таким образом, любое операционное устройство — процессор (который обычно, в свою очередь, представляют состоящим из двух операционных устройств: АЛУ — арифметико-логического устройства и ЦУУ — центрального устройства управления), канал ввода/вывода, контроллер внешнего устройства — можно представить как композицию операционного и управляющего устройств. Операционное устройство, реализуя действия над словами информации, является исполнительной частью устройства, работу которого организует управляющее устройство, генерирующее необходимые последовательности управляющих сигналов.

В зависимости от способа хранения микропрограмм различают управляющие автоматы:

• с жесткой логикой;

• с гибкой логикой.

В управляющем автомате с жесткой логикой вся логика переходов и выработки управляющих сигналов определяется жесткой структурой комбинационной схемы. Переход на другую микропрограмму потребует смены комбинационной схемы. Такой управляющий автомат имеет комбинационную схему (КС), где “зашита” ГСА работы вычислителя и регистр (R) состояний автомата рис. 2.6.

Рис. 2.6

Такой автомат, у которого микропрограммы реализованы аппаратно в виде комбинационной схемы, имеют высокое быстродействие, но не могут быть перестроены на другую микропрограмму.

В управляющих автоматах с гибкой логикой микропрограммы хранятся в запоминающем устройстве. При этом в одной ячейке запоминающего устройства хранится одна микрокоманда или микрооперация. Таким образом, задача реализации микропрограммы здесь заключается в последовательном извлечении микрокоманд из ячеек памяти по счетчику микрокоманд (СЧМК), задающего адреса ячеек ЗУ рис. 2.7.

Рис. 2.7

Гибкость такого автомата заключается в том, что для реализации другой микропрограммы, здесь достаточно ее записать на место прежней. Структура УА сохраняется прежней, но быстродействие его ниже чем у УА с жесткой логикой.

Различные способы хранения микропрограмм у этих автоматов и вызывает различный подход к их проектированию.

Глава 3. Исследуемые устройства

3.1 Обзор архитектуры mips

В рамках данного курсового проекта была рассмотрена и изучена MIPS архитектура рис. 3.1.

Рис. 3.1

MIPS архитектура разрабатывалась в соответствии с концепцией проектирования RISC. Ранние варианты архитектуры имели 32-битную структуру, позднее появились 64-битные версии.

В настоящее время различные реализации процессоров данной архитектуры используются в основном во встроенных системах.

Обычно микроархитектура данных процессоров исполняется в виде конвейера, но также существуют и другие реализации.

Основная идея — сильно упростив внутреннее устройство процессора и используя длинный конвейер, можно получить процессор, не умеющий выполнять сравнительно сложные инструкции, зато работающий на очень высоких тактовых частотах, позволяющих скомпенсировать потери производительности на эмуляцию этих сложных инструкций.

MIPS поддерживает следующие типы данных: байт (8 бит), полслова (16 бит), слово (32 бита), двойное слово (64 бита).

Блок регистров состоит из 32 регистров общего назначения.

Аппаратная архитектура определяет следующие критерии:

• Регистр общего назначения $0 всегда возвращает значение 0.

• Регистр общего назначения $31 используется в качестве регистра-ссылки для команд перехода и связи.

• HI и LO используются для доступа к результатам умножения/деления, доступ к которым осуществляется командами mfhi (move from high) и mflo (move from low).

Это единственные ограничения, которые аппаратная архитектура накладывает на использование регистров общего назначения.

Различные устройства MIPS реализовывают специальные соглашения о вызовах, которые ограничивают использование регистров. Соглашения о вызовах полностью поддерживаются комплексом ПО, но не требуются аппаратным обеспечением.

Инструкции делятся на три типа: R, I и J. Каждая инструкция начинается с 6-битного кода. В дополнение к коду, инструкции R-типа определяют три регистра, область размера сдвига регистра, и область функции; инструкции I-типа определяют два регистра и непосредственное значение; инструкции J-типа состоят из кода операции и 26-битного адреса перехода.

Тип	−31− формат (в битах) −0−
R	код (6)	rs (5)	rt (5)	rd (5)	shamt (5)	функция (6)
I	код (6)	rs (5)	rt (5)	непосредственное (16)
J	код (6)	адрес (26)

Ассемблерные инструкции имеют прямую аппаратную реализацию, в отличие от псевдоинструкций, которые перед сборкой транслируются в настоящие составные инструкции.