- •Введение
- •1. Конструкция, технические данные и принцип действия
- •2. Описание электрической принципиальной схемы
- •2.1. Общие сведения
- •2.2. Тактовый генератор
- •2.3. Генератор состояния ожидания
- •2.4. Центральный процессор
- •2.5. Контроллер шины
- •2.6. Оперативное запоминающее устройство
- •2.7. Постоянное запоминающее устройство
- •2.8. Параллельный ввод/вывод
- •Последовательный ввод/вывод
- •2.9.1. Назначение и особенности работы кр580вв51а в микропроцессорной лаборатории
- •2.9.2. Программирование бис кр580вв51
- •1 Сброс признаков ошибок 0 Нет сброса
- •2.10. Программируемый контроллер клавиатуры/дисплея кр580вв79
- •2.10.1. Назначение контроллера кр580вв79 и особенности его работы в составе микролаба
- •2.10.2. Программистская модель и система команд кр580вв79
- •3. Описание команд клавишного монитора
- •3.1. Клавиатура
- •3.2. Синтаксис команд монитора
- •3.2.1. Команды байт и слово
- •Примеры
- •3.2.2. Команда регистр
- •Примеры
- •3.2.3. Команды ввод байта и ввод слова
- •Примеры
- •3.2.4. Команды вывод байта и вывод слова
- •Примеры
- •3.2.5. Команда пересылка
- •Примеры
- •3.2.6. Команда пуск
- •Примеры
- •Запуск программы в режиме с точкой прерывания.
- •3.2.7. Команда шаг
- •4. Описание команд монитора дисплея
- •4.1. Структура команд
- •4.2. Команды монитора
- •4.2.1. Команда просмотра / изменения памяти
- •Примеры
- •4.2.2. Команда просмотра / изменения регистра
- •Примеры
- •4.2.3. Команда отображения памяти
- •Примеры
- •4.2.4. Команда пересылки
- •Примеры
- •4.2.5. Команда ввода
- •4.2.6. Команда вывода
- •4.2.7. Команда перехода
- •4.2.8. Команда шаг
- •Заключение
- •Приложение Электрические принципиальные схемы микролабаратории “км1810вм86 910”
- •Оглавление
- •394026 Воронеж, Московский просп.,14
2.6. Оперативное запоминающее устройство
Микролаб имеет оперативное запоминающее устройство, выполненное на восьми БИС КР541РУ2 (D26-D33). Микросхема КР541РУ2 представляет собой статическое ОЗУ с организацией 1024x4 бит. Таким образом, емкость ОЗУ микролаба составляет 4 Кбайт. Распределение адресов ОЗУ представлено на рис. 7.
ОЗУ присвоены адреса от 00000H до 00FFFH .
Микросхемы ОЗУ выбираются соответствующими выходами дешифратора ОЗУ (D36). Работа этого дешифратора ОЗУ разрешается при низком уровне адресных битов А17-А19, которые поступают на его вход CS2 (D36:14) и низком уровне на микросхеме D12.2:11, указывающим на работу с памятью. Микросхема D36 декодирует сигнал ВНЕ и адресные биты А0, A11-A16. Сигналы ВНЕ и А0 указывают на обращение к слову или байту, адресные биты A11-A16 определяют адресный блок ОЗУ. Работа дешифратора ОЗУ поясняется таблицей 7.
Логический нуль на выходе дешифратора разрешает выбор соответствующего байта в ОЗУ.
Таблица 7
Логическое состояние на входах дешифратора |
Логическое состояние на выходах дешифратора |
Адресный блок |
||||||
А7-А3 |
А2 |
А1 |
А0 |
D3 |
D2 |
D1 |
D0 |
|
0 |
0 |
0 |
0 |
1 |
1 |
0 |
0 |
Два байта 0H-07FFH |
0 |
0 |
0 |
1 |
1 |
1 |
0 |
1 |
Старший байт 0H-07FFH |
0 |
0 |
1 |
0 |
1 |
1 |
1 |
0 |
Младший байт 0H-07FFH |
0 |
1 |
0 |
0 |
0 |
0 |
1 |
1 |
Два байта 800H-0FFFH |
0 |
1 |
0 |
1 |
0 |
1 |
1 |
1 |
Старший байт 800H-0FFFH |
0 |
1 |
1 |
0 |
1 |
1 |
1 |
1 |
Младший байт 800H-0FFFH |
Все другие состояния |
1 |
1 |
1 |
1 |
|
Из таблицы видно, что старший и младший байты ОЗУ могут передаваться не одновременно. Это связано с особенностью работы МП KM1810BM86. Устройство адресации памяти микропроцессора позволяет считывание или запись полностью 16 бит (два расположенных по соседству байта) или считывание/запись либо старшего (D8-D15), либо младшего (D0-D7) байта.
Адресацию микросхем ОЗУ осуществляют адресные биты A1-A10, а сответствующее управление (чтение или запись) – сигнал .
Рис. 7. Распределение оперативной памяти
Первые 256 байт ОЗУ (ячейки с 0Н до 0FFH) резервируются за программой монитора и распределяются как указано на рис. 7. При этом пользователю предоставляются в распоряжение ячейки ОЗУ, начиная с адреса 00100H.