- •Исследование узлов комплексных систем управления
- •Часть 4
- •Интегрированная среда разработки avr Studio
- •2. Порядок выполнения работы Контрольные вопросы по допуску к работе
- •2.1. Предварительное задание
- •2.2. Рабочее задание
- •3. Итоговые вопросы
- •Описание платы управления, используемой в лабораторной работе
- •Описание системы отладки
- •2. Порядок выполнения работы Контрольные вопросы по допуску к работе
- •Предварительное задание
- •Рабочее задание
- •Приложение 1 Система команд микроконтроллера aTmega
- •Группа команд логических операций
- •Группа команд арифметических операций
- •Группа команд операций с битами
- •Группа команд пересылки данных
- •Группа команд передачи управления
- •Dseg - Сегмент данных
- •Endmacro - Конец макроса
- •Exit - Выйти из файла
- •Include - Вложить другой файл
- •List - Включить генерацию листинга
- •Macro - Начало макроса
- •Nolist - Выключить генерацию листинга
- •Приложение 3 Приведение вкладки в состояние Docking
- •Приложение 4 Названия и номера регистров и портов avr Classic и Mega
- •Регистры управления
- •Библиографический список
- •Содержание
- •Часть 4
- •394026 Воронеж, Московский просп., 14
Описание системы отладки
Для просмотра и изменения внутреннего состояния исследуемого устройства управления шаговым двигателем используется отладчик-программатор JTAG MiniICE 2 и персональный компьютер (ПК) с установленной системой интегрированной разработки AVR Studio. С помощью JTAG MiniICE можно пошагово отлаживать программу, останавливать её в любой момент времени и при этом наблюдать всё, что происходит в регистрах МК. Принципиальная схема отладчика представлена на рис. 18.6.
Рис. 18.6. Схема JTAG MiniICE
Основой платы отладчика является микроконтроллер ATMega16 (DD1), выполняющий основные операции по обмену данными между ПК и исследуемым устройством. Архитектура и внутреннее устройство данного МК схожи с ATMega 162, который был описан выше.
Для подключения отладчика к ПК используется последовательный порт, согласование уровней сигналов порта и ТТЛ осуществляется микросхемой DD2 – MAX232.
MAX232 – интегральная схема, преобразующая сигналы последовательного порта RS-232 в сигналы, пригодные для использования в цифровых логических схемах на транзисторно-транзисторной логике. MAX232 работает приемопередатчиком и преобразует сигналы RX, TX, CTS и RTS. Схема обеспечивает уровень выходного сигнала, принятый в RS-232 (приблизительно ± 7.5 В), преобразуя входное напряжение + 5 В при помощи внутренних генераторов подкачки заряда и внешних конденсаторов. Это упрощает реализацию RS-232 в устройствах, работающих на напряжениях от 0 до + 5 В, так как не требуется усложнять источник питания только для того, чтобы использовать RS-232. Входное напряжение от RS-232, которое может достигать ± 25 В, понижается до стандартных 5 В, используемых в транзисторно-транзисторной логике. Входы имеют средний порог 1.3 В и средний гистерезис 0,5 В.
Полезно понимать, что происходит с уровнями напряжения. Когда схема MAX232 получает на вход логический "0" от ТТЛ, она преобразует его в напряжение от +3 до +15В, а когда получает логическую "1" – преобразует её в напряжение от -3 до -15В, и по тому же принципу выполняет обратные преобразования от RS-232 к ТТЛ. В протоколе RS-232 напряжение, используемое для логических состояний при передачи данных, противоположно напряжению, которое используется для тех же логических состояний при передаче команд управления – табл. 18.1.
Связь
между отладчиком и исследуемым устройством
осуществляется по протоколу JTAG
(сокращение англ. Joint T
Таблица
18.1
Тип
линии и логический уровень RS-232
Напряжение
RS-232
Напряжение
от ТТЛ к MAX232 или обратно
Линия
данных (Rx/Tx),
логический "0"
от
+3 В до +15 В
0 В
Линия
данных (Rx/Tx),
логическая "1"
от
-3 В до -15 В
5 В
Управляющие
сигналы (RTS/CTS/DTR/DSR),
логический "0"
от
-3 В до -15 В
5 В
Управляющие
сигналы (RTS/CTS/DTR/DSR),
логическая "1"
от
+3 В до +15 В
0 В
TDI (вход тестовых данных) — вход последовательных данных периферийного сканирования. Команды и данные вдвигаются в микросхему с этого вывода по переднему фронту сигнала TCK;
TDO (выход тестовых данных) — выход последовательных данных. Команды и данные выдвигаются из микросхемы с этого вывода по заднему фронту сигнала TCK;
TCK (вход тестового тактирования) — тактирует работу встроенного автомата управления периферийным сканированием. Максимальная частота сканирования периферийных ячеек зависит от используемой аппаратной части и на данный момент ограничена 25…40 МГц;
TMS (вход управления тестированием) — обеспечивает выбор режима тестирования.
В некоторых случаях к перечисленным сигналам добавляется сигнал TRST для инициализации порта тестирования, что необязательно, так как инициализация возможна путем подачи соответствующей последовательности сигналов на вход TMS.
Работа средств обеспечения интерфейса JTAG подчиняется сигналам автомата управления, встроенного в микросхему. Состояния автомата определяются сигналами TDI и TMS порта тестирования. Определённое сочетание сигналов TMS и TCK обеспечивает ввод команды для автомата и её исполнение.