- •1. Вычислительный цикл процессора.
- •2. Вентили и логические элементы.
- •3. Понятие архитектуры и микроархитектуры. Классификация вычислительных средств по архитектуре (классификация Флинна).
- •4. Микропроцессор (мп). Состав и основные функции. Процессоры risc и cisc.
- •5. Архитектура ia-32. Режимы работы процессора.
- •6. Архитектура ia-32. Особенности представления информации.
- •7. Архитектура ia-32. Регистры общего назначения и сегментные регистры.
- •8. Архитектура ia-32. Регистры смещений и регистр флагов.
- •9. Архитектура ia-32. Организация памяти.
- •10. Архитектура ia-32. Организация прерываний.
- •11. Ассемблер. Области применения. Достоинства и недостатки.
- •12. Ассемблер. Структура программы. Модель памяти small.
- •13. Ассемблер. Основные типы предложений.
- •14. Ассемблер. Описание сегмента данных.
- •15. Ассемблер. Способы адресации памяти.
- •16. Ассемблер. Команды пересылки данных. Арифметические команды
- •17. Ассемблер. Команды переходов. Процедуры.
- •18. Ассемблер. Команды управления циклами. Команды прерывания.
- •19. Запоминающие устройства. Иерархичная организация памяти. Основные показатели быстродействия системы памяти.
- •20. Физические основы работы внутренней памяти. Энергозависимая память.
- •21. Внутренняя энергонезависимая память.
- •22. Аппаратно-программные методы ускорения обработки данных. Распараллеливание операции
- •23. Аппаратно-программные методы ускорения обработки данных. Кэширование памяти.
- •24. Кэш прямого отображения. Наборно-ассоциативный и ассоциативный кэш.
- •25. Микроархитектурные особенности процессоров x86 I-V поколений.
- •26. Микроархитектурные особенности процессоров x86 VI поколений.
- •27. Микроархитектура NetBurst и Intel Core.
- •28. Архитектура ia-64.
18. Ассемблер. Команды управления циклами. Команды прерывания.
Команды управления циклами
Количество повторений предварительно записывается в регистр CX
LOOP имя метка
Команда уменьшает содержимое регистра CX на единицу и если значение в регистре становится нулевым – передает управление следующей за ней команде, если же значение CX остается ненулевым – передает управление на метку, имя которой указано. Передачи управления только ближние и короткие.
Команды прерывания
У этих команд есть аналогия с командой CALL, однако начальный адрес обработки прерывания (вектор прерывания) берется из таблицы векторов ОЗУ, он всегда 32битовый (так как хранит и сегмент и смещение), и в стеке сохраняется не только адрес возврата, но и содержимое регистра флагов (то есть весь контекст текущей задачи.
Имеются три команды прерывания:
INT opr
opr указывает номер прерывания (число от 0 до 255d 0FFh), который задает вектор прерывания.
По этой команде процессор выполняет следующие действия:
-
Помещает в стек содержимое регистров: FL, CS, IP
-
Обнуляет флаги TF и IF
-
Загружает в CS и IP второе и первое слова вектора прерываний, считанного из таблицы векторов в оперативной памяти по адресу 4*opr. Таким образом, вся таблица векторов занимает 1024 байта.
Например, INT 1Ah считает из памяти вектор, находящийся по адресу 1Ah*4=68h, то есть в регистр IP будет помещено слово по адресу 68h, а в регистр CS слово, по адресу 6Ah
INTO – прервать по переполнению. Если флаг OF=1, то управление передается по адресу 10h (аналог команды INT 4).
IRET – возврат из программы обработки прерывания. Это последняя команда обработки прерывания. Из стека выталкиваются три последние слова и загружаются в регистры IP, CS и FL. SP увеличивается при этом на 6.
19. Запоминающие устройства. Иерархичная организация памяти. Основные показатели быстродействия системы памяти.
Понятно, что чем больший объем памяти доступен процессору, тем лучше. Мы уже с вами говорили, что по техническим и экономическим соображениям, чем больше объем доступной памяти, тем, как правило, медленнее она работает. Поэтому в ВМ память организована иерархично.
Обычно выделяют четыре уровня памяти:
-
Микропроцессорная память (регистры процессора).
-
Кэш-память.
-
Основная память (оперативная и постоянная).
-
Внешняя память (на магнитных и оптических дисках).
Чем выше память находится в этой иерархии тем, как правило, скорость ее работы выше, а объем меньше.
Быстродействие памяти характеризуется скоростью считывания (записи) информации. Важнейшими показателями, влияющими на скорость считывания (записи) являются:
-
Максимальная пропускная способность. Зависит как от самой памяти, так и от ее интерфейса с процессором.
Зависит от разрядности шины, по которой осуществляется связь процессора с памятью, от частоты этой шины и способе передачи информации.
Например, для двухканального контроллер памяти стандарта DDR400:
8 байт (ширина шины) * 2 (количество каналов) * 2 (протокол DDR, обеспечивающий передачу 2 пакетов данных за 1 такт) * 200'000'000 (фактическая частота работы шины памяти равная 200 МГц, то есть 200'000'000 тактов в секунду) = 5,96 ГБ\с.
-
Время доступа (латентность).
Доступ к любому произвольно взятому адресу не может быть осуществлён мгновенно, для этого требуется определённое время. Возникает задержка: микросхема памяти получила нужный процессору адрес, но память ещё не готова предоставить к нему доступ. Эта задержка и называется латентностью.
Латентность особенно принципиальна на верхний в иерархии уровнях памяти.
Память типа DDR2 имеет в среднем гораздо большие задержки, чем DDR (при одинаковой частоте передачи данных).