07

Архитектура ядра процессора семейства ADSP-2116x, построенного по принципу «одна инструкция – двойной набор данных»

Процессор ADSP-21160 - первый представитель второго поколения 32разрядных DSP компании Analog Devices. Архитектура его ядра показана на рис. 7.33. Обратите внимание, что данная архитектура очень похожа на архитектуру ядра процессоров семейства ADSP-2106x, за исключением ширины шин и второго вычислительного блока с собственным умножителем, АЛУ, устройством сдвига и регистровым файлом. Такая архитектура носит название SIMD (одна инструкция — двойной набор данных) в противоположность архитектуре SISD (одна инструкция – один набор данных). Наличие второго вычислительного блока позволяет DSP обрабатывать два потока данных параллельно. Ядро может работать со скоростью до 100 MIPS. Работая на тактовой частоте 100 МГц, ядро свободно выполняет 400 MFLOPS (400 миллионов операций с плавающей точкой в секунду), а максимальное число операций может доходить до 600 MFLOPS. Архитектура SIMD является естественным шагом на пути повышения производительности DSP компании Analog Devices. Поскольку базовая архитектура DSP компании Analog Devices позволяет работать с двойным набором операндов, добавление второго вычислительного блока способствует обработке этого набора. Переход к архитектуре, построенной по принципу SIMD, позволяет получать новые, более производительные процессоры, сохраняя при этом программную совместимость с процессорами предыдущих поколений.

Архитектура SIMD процессора семейства ADSP-2116x включает в себя два вычислительных блока (PEx, PEy) и шины данных с удвоенным размером слова (DMD и PMD). Первый вычислительный блок PEx всегда находится во включенном состоянии. Второй вычислительный блок PEy может быть включен путем установки соответствующего бита в регистре управления. Шины данных удвоенной ширины обеспечивают каждый вычислительный блок собственным набором данных в каждом машинном цикле. При включенном режиме SIMD каждый вычислительный блок выполняет одну и ту же команду в каждом цикле (что соответствует первой части названия архитектуры «одна инструкция»), но при этом каждый вычислительный блок оперирует своим набором данных (что соответствует второй части названия архитектуры «двойной набор данных»). Использование архитектуры SIMD позволяет повысить эффективность вычислений при выполнении алгоритмов, которые могут быть оптимизированы путем разделения обрабатываемых данных на два параллельных потока. Для многих алгоритмов использование второго вычислительного блока уменьшает время, необходимое для выполнения программы, в два раза по сравнению с реализацией, использующей подход

SISD.

Процессор ADSP-21160 имеет полный набор периферийных устройств: процессор ввода-вывода, 4 Мбита статической двухпортовой памяти, встроенные возможности для построения многопроцессорных систем и набор портов (последовательные порты, порты связи, внешний порт, хостинтерфейсный порт, JTAG-интерфейс). Потребляемая процессором мощность составляет 2 Вт на частоте 100 МГц при использовании корпуса типа BGA с 400 выводами размером 27х27 мм. Пути развития процессоров семейства SHARC показаны на рис. 7.35.

Основные свойства 32-разрядного процессора семейства ADSP-

21160 SHARC

•Архитектура SIMD (одна инструкция - двойной набор данных)

•Программная совместимость с процессорами семейства ADSP-2106x

•Ядро, работающее на частоте 100 МГц с максимальной производительностью 600 MFLOPS

•Тот же набор периферийных устройств, что и у процессоров семейства

ADSP-2106x

•4М бита статической двухпортовой памяти

•Встроенные средства для построения мультипроцессорных систем

•Корпус типа BGA с 400 выводами размером 27х27 мм

Рис. 7.34

На рис. 7.36 показаны некоторые типичные команды, используемые при программировании процессоров семействе SHARC. Обратите внимание на алгебраический синтаксис языка Ассемблера, который упрощает кодирование алгоритмов и последующее чтение программы. В одном цикле процессор SHARC производит умножение, сложение, вычитание, запись в память, чтение из памяти и вычисление новых значений указателей адреса. В том же цикле процессор ввода-вывода может пересылать данные через последовательные порты, порты связи, осуществлять доступ во внутреннюю память или DMA, обновлять указатель, использующийся для DMA.

Построение многопроцессорных систем на основе процессоров семейства SHARC

Цифровые сигнальные процессоры SHARC компании Analog Devices, например процессоры ADSP-21160, оптимизированы для применения в многопроцессорных приложениях, таких как телефония, обработка медицинских изображений, радары, сонары, телекоммуникационные задачи и трехмерная графика. На рис. 7.37 показаны результаты тестирования процессоров SHARC на распространенных алгоритмах цифровой обработки сигналов.

Характеристики алгоритмов, реализуемых на DSP семейства SHARC

Рис. 7.37

Мультипроцессорные системы обычно используют один или сразу два метода связи между процессорными узлами в системе. Один метод предполагает использование канала связи, работающего по принципу «точка-точка». Такой метод многопроцессорной обработки данных называется потоковым (data-flow multiprocessing). При использовании другого метода процессорные узлы связываются через единую глобальную память посредством общей параллельной шины. Семейство процессоров SHARC поддерживает реализацию связи между процессорами по принципу «точка-точка» через шесть имеющихся портов связи. Процессоры SHARC поддерживают также усовершенствованный способ организации многопроцессорных систем, называемых кластерами, с общей параллельной шиной.

Сравнение взаимодействия через внешние порты и порты связи в многопроцессорной системе

νПреимущества использования внешнего порта (EP)

υ Взаимодействие через EP дает наибольшую пропускную

способность между двумя процессорами SHARCs (400 Mбайт/с)

υВозможно подключение до шести процессоров SHARC и хост-процесс

υEP обеспечивает гибкость при обмене данными и управлении

υНаличие общей памяти упрощает структуру программы

νПреимущества использования портов связи

υКаждый порт связи обеспечивает независимое взаимодействие двух процессоров SHARC на скорости 100 Mбайт/с

υИмеется до шести портов связи (600 Mбайт/с)

υВозможность построения системы из любого числа процессоров SHAR

νВзаимодействие через порты связи и через EP могут происходить параллельно

Рис.7.39

Кластерная мультипроцессорная система лучше всего подходит для применении в приложениях, где требуется высокая степень гибкости. Особенно хорошо она подходит для систем, которые должны выполнять различные задачи, некоторые из которых запускаются одновременно. Процессоры SHARC имеют встроенный хост-интерфейс, который позволяет легко организовать взаимодействие кластера с хост-процессором или с другим кластером.

Мультипроцессорная кластерная система строится на основе нескольких процессоров SHARC, связанных между собой по параллельной шине, что позволяет процессорам осуществлять доступ во внутреннюю память друг друга, а общей глобальной памяти. Типичный кластер на основе процессоров SHARC может включать до 6 процессоров ADSP-21160 и хост процессор, который может осуществлять шинный арбитраж. Встроенная логика арбитража шины позволяет процессорам SHARC разделять общую шину. Другие встроенные возможности процессоров SHARC помогают избежать необходимости использования любых других вспомогательных аппаратных средств при организации кластерной многопроцессорной системы. Очень часто в таких системах полностью отсутствует необходимость в локальной дополнительной или глобальной внешней памяти.

ADSP-TS001 - TIGERSHARC™: СТАТИЧЕСКИЙ

СУПЕРСКАЛЯРНЫЙ ЦИФРОВОЙ СИГНАЛЬНЫЙ ПРОЦЕССОР

Цифровой Сигнальный Процессор ADSP-TS001 - TIGERSHARC™ является первым DSP компании Analog Devices, построенным по новой статической

суперскалярной архитектуре. Процессор TIGERSHARC™ создан для применения в оборудовании телекоммуникационной инфраструктуры и предлагает новый высочайший уровень интеграции и уникальную возможность обрабатывать 8-, 16-, 32-разрядные типы данных с фиксированной и плавающей точкой, используя одну микросхему. Каждый из этих типов данных является важным для следующего поколения телекоммуникационных протоколов, находящихся в разработке, включая IMT-2000 (также известного под названием радиопротокола третьего поколения) и xDSL (цифровая абонентская линия). В отличии от всех других DSP, процессор ADSP-TS001 имеет уникальную способность увеличивать скорость обработки в зависимости от типа данных. Более того, кристалл обеспечивает высочайший уровень производительности при обработке данных с плавающей точкой.

В оборудовании телекоммуникационной инфраструктуры протоколы вокодера и канального кодера разработаны для 16-разрядного типа данных. Для улучшения качества сигнала многие телекоммуникационные приложения используют линейную коррекцию и технологию подавления эхо-сигналов, что существенно улучшает качество сигнала и характеристики системы. Эти алгоритмы выигрывают, благодаря увеличению точности обработки при применении 32-разрядных данных и данных с плавающей точкой. Поддержка 8-ми разрядного формата данных удобна при реализации часто используемого алгоритма декодера Витерби и при обработке изображений, где RGB сигналы, представляющие основные цвета, принято представлять 8-разрядными данными. Многие из этих приложений требуют высокого уровня производительности и могут предполагать использование алгоритмов, работающих последовательно или даже одновременно. Точные требования определяются конкретными приложениями. Гибкость архитектуры процессора TigerSHARC позволяет разработчикам программного обеспечения выполнять требования по точности, необходимые в том или ином приложении, без какихлибо потерь эффективности работы системы в целом. При использовании процессоров TigerSHARC производительность системы определяется применяемым форматом данных.

Главные свойства архитектуры TigerSHARC

Ядро

ν1200 MMACs/s@150 MГц-16 разр. дан.с фикс. точкой

ν300 MMACs/s @150 MГц- 32-разр.дан с плав. точкой

ν900 MFLOPS -- 32-разр. данные с плав. точкой

Память

ν6 Mбит внутр. SRAM, организован. как единое адр. пространство противоположность традиционной гарвардской архитектуре

Средства ввода-вывода, периферийные устр-ва и корпус

ν600 Mбайт/с скорость передачи данных через внешнюю шину

ν600 Mбайт/с скорость передачи данных через 4 порта связи

νВстроенная поддержка проц кластеров, вкл. до 8 ADSP-TS001s

ν4 порта ввода-вывода общего назначения

νКонтроллер SDRAM

νSBGA корпус 35Ч35 мм, 360 выводов

Рис. 7.41

Чтобы обеспечить все функциональные блоки командами, необходимо эффективно использовать доступную ширину слова команды. Иначе говоря, многофункциональные команды должны подаваться на вычислительные блоки одновременно и параллелизм выполнения операций должен планироваться заранее, до непосредственного выполнения программы.

Объединяя наилучший опыт, накопленный в мире, процессор TigerSHARC являет собой уникальную платформу для наиболее сложных приложений по цифровой обработке сигналов.