ЛАБЫ ПО ЭЛЕКТРОНИКЕ

100

4.2.6. Нажмите на передней панели ВП кнопку «Перейти к заданию 3», на экране появится лицевая панель ВП, необходимая для выполнения задания 3 (рис. 7.13).

Рис. 7.13. Лицевая панель ВП при выполнении задания 3

Задание 3. Получение передаточной характеристики гистерезисного компаратора

Для исследования характеристик гистерезисного компаратора используется схема, изображенная на рис.7.14.

4.3.1. С помощью элементов управления ВП установите диапазон изменения входного сигнала (рекомендуемые значения Ueх:min„:=- 10B, Uex.max=10B) и пределы изменения выходного сигнала (рекомендуемые значения Ueblx.min=-10B, Ueblx,max=10B).

4.3.2.С помощью ползункового регулятора установите напряжение ис-

точника смещения передаточной характеристики Ucм = 0 В. Нажмите кнопку «Измерение». На графическом индикаторе ВП появится изображение передаточной характеристики компаратора. В отличие от однопорогового компаратора гистерезисный имеет два уровня переключения: напряжение срабатыва-

ния при монотонном увеличении входного сигнала (Uср) и напряжение отпускания при монотонном уменьшении входного сигнала (Uom). Скопируйте изображение передаточной характеристики в отчет.

4.3.3.Определите по передаточной характеристике значения положительного Ueblx+ и отрицательного Ueblx~ выходных напряжений компаратора,

атакже уровни переключения компаратора Ucp и Uom. Результаты запишите в отчет.

Вычислите напряжения срабатывания и отпускания компаратора по следующим формулам:

101

Сравните вычисленные значения с экспериментальными данными.

Рис. 7.14. Принципиальная электрическая схема для исследования характеристик гистерезисного компаратора

4.3.4.Повторите пп. 4.3.2 - 4.3.3, установив значения напряжения смещения -10 В,-5В, 5Вп +10 В. Определите, на какую величину происходит при этом смещение уровней срабатывания компаратора и изменяется ли величина гистерезиса.

4.3.5.Нажмите на передней панели ВП кнопку «Перейти к заданию 4», на экране появится лицевая панель ВП, необходимая для выполнения задания 4 (рис. 7.15).

Задание 4. Исследование работы гистерезисного компаратора

АЛЛ. С помощью элементов управления ВП установите следующий режим измерения: форма сигнала - синусоидальная, частота сигнала - 200 Гц, амплитуда входного сигнала 1,0 В.

4.4.2. С помощью ползункового регулятора установите напряжение источника смещения передаточной характеристики UCM = 0 В. На графическом индикаторе появится изображение входного и выходного сигналов компаратора.

102

Скопируйте изображение входного сигналов и выходного сигнала компаратора в отчет.

Рис. 7.15. Лицевая панель ВП при выполнении задания 4

4.4.3.Используя изображение входного сигнала на графическом индикаторе ВП, определите с помощью горизонтальной визирной линии ВП

напряжения срабатывания Ucp и отпускания Uom компаратора Результаты запишите в отчет.

4.4.4.Повторите пп. 4.4.2 - 4.4.3, установив напряжение источника смещения передаточной характеристики -5,0В и +5,0В.

4.4.5.Повторите исследование работы однопорогового компаратора при других формах входного сигнала {треугольная, прямоугольная, пило-

образная).

4.4.6.Выключите ВП, для чего нажмите на панели ВП кнопку «За-

вершение работы».

5.КОНТРОЛЬНЫЕ ВОПРОСЫ

•Чем схема компаратора отличается от схемы усилителя?

•Какие выходные напряжения могут формироваться на выходе компаратора?

•Что такое компараторный режим работы ОУ?

•Чем объясняется ошибка схемы сравнения, и каким образом ее можно уменьшить в однопороговом компараторе.

•Какую передаточную характеристику имеет гистерезисный компаратор?

•Как можно изменить порог срабатывания однопорогового компара-

103

тора?

•Как задается смещение передаточной характеристики в гистерезисных компараторах?

•Какими преимуществами обладает гистерезисный компаратор по сравнению с однопороговым?

•Насколько точно определены в работе параметры аналоговых компараторов? От чего может зависеть качество полученных результатов?

ЛАБОРАТОРНАЯ РАБОТА № 8

ИССЛЕДОВАНИЕ ЦИФРОВЫХ СХЕМ

1. ЦЕЛЬ РАБОТЫ

Целью работы является:

•исследование работы цифровых логических элементов;

•исследование работы дешифратора;

•исследование работы мультиплексора;

•исследование работы триггеров;

•исследование работы счетчиков.

2.СВЕДЕНИЯ, НЕОБХОДИМЫЕ ДЛЯ ВЫПОЛНЕНИЯ РАБОТЫ

Перед выполнением работы полезно ознакомиться со следующими

вопросами:

•классификация, назначение и особенности работы логических эле ментов

[1,с. 123-130],

•принципы построения и режимы работы дешифраторов и мультип лексоров

[1, с. 149-167],

•классификацией, принципами работы и способами включения триг-

[1,с. 130-137]

•виды счетчиков импульсов, принцип их работы и особенности при менения

[1,с. 137-149].

Логические элементы

Цифровым логическим элементом называется физическое устройство, реализующее одну из операций алгебры логики или простую логическую функцию. Схема, составленная из конечного числа логических элементов по определенным правилам, называется логической схемой.

Логические функции, а именно: логическое отрицание, логическое

104

умножение (конъюнкция) и логическое сложение (дизъюнкция), на практике могут быть реализованы с помощью определенных логических элементов. В таблице 8.1 представлены логические элементы, их обозначение, схемы и выполняемые функции.

Примечание: В таблице использованы следующие обозначения: х - отрицание значения х; л - логическое умножение (конъюнкция); v - логическое сложение (дизъюнкция). Работу логического элемента принято описывать с помощью таблицы истинности. В ней указываются все возможные значения входных переменных логического элемента и состояния на его выходе в соответствии с выполняемой элементом логической функцией. Логические переменные могут принимать только два значения - 0 или 1. Пример таблицы истинности для логического элемента И приведен в табл. 8.2.

105

Логические схемы, реализующие однозначное соответствие между значениями входных и выходных сигналов называются комбинационными.

К ним относятся дешифраторы и мультиплексоры.

Дешифраторы

Дешифратором называют преобразователь двоичного n-разрядного кода в унитарный 2n-разрядный код, все разряды которого, за исключением одного, равны единице. Дешифраторы бывают полные и неполные. Для полного дешифратора выполняется условие:

(8.1)

где п — число входов (обычно n равно 2, 3 или 4); N— число выходов.

В неполных дешифраторах имеется п входов, но реализуется N<2n выходов. Так, например, дешифратор, имеющий 4 входа и 10 выходов, будет неполным, а дешифратор, имеющий 2 входа и 4 выхода, будет полным.

На рис. 8.1 изображен дешифратор с п = 3.

На входы х0, х1, х2 можно подать 8 комбинаций логических уровней: 000, 001, 010, ..., 111. Схема имеет 8 выходов, на одном из которых формируется низкий потенциал (0), а на остальных высокий (1). Номер этого единственного выхода, на котором формируется нулевой уровень, соответствует числу N, определяемому

состоянием входов х0, х1 х2 следующим образом:

106

решают функционирование дешифратора или переводят его в пассивное состояние, при котором, независимо от сигналов на информационных входах, на всех выходах установится уровень логической единицы. Можно сказать, что существует некоторая функция разрешения, значение которой определяется состояниями управляющих входов.

Разрешающий вход дешифратора может быть прямым или инверсным. У дешифраторов с прямым разрешающим входом активным уровнем является уровень логической единицы, у дешифраторов с инверсным входом - уровень логического нуля. Дешифратор, представленный на рис.8.1, имеет один инверсный вход управления. Принцип формирования выходного сигнала в этом дешифраторе с учетом сигнала управления описывается следующим образом:

(8.3)

Существуют дешифраторы с несколькими входами ая. Для управления. Для таких дешифраторов функция разрешения, как яет соправило, представляет собой логическое произведение всех вления. разрешающих сигналов управления. Например, для дешифратора тоавле-

Мультиплексоры

Мультиплексором называется комбинационная логическая схема, представляющая собой управляемый переключатель, который подключает к выходу один из информационных входов данных. Номер подключаемого входа равен числу, определяемому комбинацией логических уровней на адресных входах. Кроме информационных и адресных входов, схемы мультиплексоров содержат вход разрешения, при подаче на который активного уровня мультиплексор переходит в активное состояние. При подаче на вход разрешения пассивного уровня мультиплексор перейдет в пассивное состояние, для которого сигнал на выходе сохраняет постоянное значение независимо от значений информационных и адресных сигналов.

В зависимости от соотношения числа информационных входов п и числа адресных входов т мультиплексоры делятся на полные и неполные. Если выполняется условие п = 2т , то мультиплексор будет полным. Если это условие не выполняется, т.е. п < 2т , то мультиплексор будет неполным.

Число информационных входов у мультиплексоров обычно 2, 4, 8 или 16. На рис.8.2 представлен мультиплексор 4x1 с инверсным входом

107

разрешения Е и прямым выходом у, представляющий собой половину микросхемы мультиплексора КР555КШ2.

Рис. 8.2. Условное обозначение мультиплексора 4x1

Выражение для выходной функции такого мультиплексора можно записать в виде:

(8.5)

где Хо, х1, х2, х3 - информационные входы мультиплексора; Ао, А1 - адресные входы мультиплексора.

В общем случае для полного мультиплексора, имеющего п управляющих (адресных) входов и 2" информационных входов можно реализовать n-входовую логическую функцию. Поскольку каждой комбинации управляющих входов соответствует единственный информационный вход, на него следует подавать требуемое значение логической функции, которое и будет передано на выход мультиплексора.

Триггеры

Триггером называется простейшее устройство, имеющее два устойчивых состояния, переход между которыми происходит в результате процессов, обусловленных наличием в электрической цепи триггера цепей положительной обратной связи.

Два устойчивых состояния триггера обозначаются: Q=1 и Q=0. В каком из этих состояний окажется триггер, зависит от состояния сигналов на входах триггера и от его предыдущего состояния, иными словами триггер имеет память. Можно сказать, что триггер является элементарной ячейкой памяти.

Тип триггера определяется алгоритмом его работы. В зависимости от алгоритма работы, триггер может иметь установочные, информационные и управляющие входы. Установочные входы устанавливают состояние триггера независимо от состояния других входов. В частности, входы управления разрешают запись данных, подающихся на информационные входы. Наиболее распространенными являются триггеры RS, JK, D и Т. Условное обозначение этих триггеров приведено на рис. 8.3.

108

Рис.8.3. Условное изображение триггеров: RS-, JK-, D- и Т-типа

RS-триггер имеет два информационных входа S и R. Подача на вход S сигнала 1, а на вход R сигнала 0 устанавливает на выходе Q триггера сигнал 1. Наоборот, при сигналах S=0 и R=1 сигнал на выходе триггера Q=0. Функционирование SR-триггера. определяется уравнением:

(8.6)

где Qn и Qn+1 - соответственно, предыдущее и новое состояния триггера. Для RS-триггера комбинация S=l и R=l является запрещенной. По-

сле такой комбинации информационных сигналов состояние триггера будет неопределенным: на его выходе Q может быть 0 или 1.

Существуют разновидности RS-триггеров, называемые Е-, R- и S- триггерами, для которых сочетание S=R=\ не является запрещенным. Е- триггер при S=R=1 не изменяет своего состояния (Qn+1=Qn)- S-триггер при S=R=1 устанавливается в состояние Q=1, a R-триггер в этом случае устанавливается в состояние Q=0.

JK-триггер имеет также два информационных входа J и К. Подобно RS-триггеру, в JK-триггере J и К - это входы установки выхода Q триггера в состояние 1 или 0. Однако, в отличие от RS-триггера, в JK-триггере наличие J=K= 1 приводит к переходу выхода Q триггера в противоположное состояние, JK-триггеры синхронизируются только перепадом потенциала на входе С. Условие функционирования JK-триггера имеет вид:

(8.7)

D-триггер, или триггер задержки, при поступлении синхросигнала на вход С устанавливается в состояние, соответствующее потенциалу на входе D. Уравнение функционирования D-триггера имеет вид: Q„+j=D„. Это уравнение показывает, что выходной сигнал Qn+1 изменяется не сразу после изменения входного сигнала D, а только с приходом синхросигнала, т.е. с задержкой на один период импульсов синхронизации (Delay - задержка).

Синхронизация D-триггера может осуществляться импульсом или фронтом. Т-триггер, или счетный триггер, изменяет состояние выхода по

фронту импульса на входе С. Кроме входа синхронизации (С) Г-триггер может иметь подготовительный вход Т. Сигнал на этом входе разрешает