книги / Справочник по микроэлектронной импульсной технике

казанного на рис. 2.19, я, только вместо инвертора и двух двухвходовых элементов И—НЕ используется двухтранзисторный логический элемент ИЛИ (DD3, DD4), схема которого

С учетом этих выражений логика работы второй ступени триггера описывается уравне­ нием, которое полностью аналогично уравнению (2.22).

Уравнение логики работы /?5-триггера первой ступени на многовходовых эле­ ментах И—ИЛИ—НЕ имеет вид

Рассмотрим процесс установки /?5-триггера входной ступени в исходное состояние.

и состояние триггера первой ступени определяется входной информацией. Если К = 0,

41

временные диаграммы, характеризующие работу триггера. По такой структурной с*еме построен //(-триггер K134TB3 и ряд других.

На рис. 2.22, а показана структурная схема //(-триггера, содержащая в своем сос­ таве только многовходовые элементы типа И—ИЛИ—НЕ. При этом каждый R 5 -триГгер построен на двух элементах И—ИЛИ—НЕ, которые одновременно выполняют функции управляющих. Первая ступень триггера полностью аналогична первой ступени //( - тРиг* гера, показанного на рис. 2.21, а. Уравнение, описывающее логику работы второй сту­ пени, имеет вид

Путем простой подстановки легко убедиться в том, что если 5 = 1, R = 0, то втоРая

.ступень триггера устанавливается в нулевое состояние, а если 5 = 0, R = 1, то в еДИ-

(С = 0) переписывает информацию, записанную во время действия тактового импульса в //(-триггере первой ступени. Временные диаграммы работы триггера показаны на рис. 2.22, б.

Как видно из рассмотренных схем /5-триггеров, это сложные триггеры, содержащие достаточно большое количество элементов, вследствие чего потребляемая ими мощность Рпот оказывается большой. Для уменьшения Рпот стараются до минимума свести коли­

чество элементов, как это сделано в триггере, показанном на рис. 2.22, а, или увеличи­ вают сопротивления резисторов, уменьшая потребляемый ток. Получаемый при этом выигрыш в Рпот приводит к ухудшению частотных свойств, поэтому наиболее экономич­

ные триггеры являются наиболее низкочастотными.

/ К-триггеры с формирователями коротких импульсов. Иногда в схемах //С-тригге- ров для понижения РПОт используют формирователи коротких импульсов, которые по­

требляют энергию практически только в момент формирования импульса, все остальное время эти формирователи по коллекторным цепям обесточены и энергию не потребляют. На рис. 2.23 изображены два варианта схем таких формирователей импульсов: на ТТЛ (рис. 2.23, в) и на ДТЛ (рис. 2.23, д). Применяют и другие схемные решения, в той или иной мере позволяющие уменьшить расход энергии. На рис. 2.23, а показана упрощенная схема элемента И—НЕ ТТЛ, у которого в базу многоэмиттерного транзистора VT2 вклю­ чен коллекторный переход транзистора VT3. Эмиттер этого транзистора, как и эмиттер!: VT2t являются входами схемы И—НЕ. Благодаря такому включению VT3 при хх = О потенциал базы VT2 оказывается близким к нулю и VT2 обесточенным, независимо oi входных сигналов. При этом потребляется ток только одной входной цепью, а не тре •:

42

как в обычной трехвходовой схеме И - Н Е в случае xt = хг = х3 = 0. Условное обозначение такого элемента показано на рис. 2.23, б.

Для формирования коротких импульсов используют так называемый эффект «гонки», заключающийся в различном времени задержки сигнала разными цепями перед поступле­ нием на схему И, вследствие чего эти сигналы поступают неодновременно. На рис. 2.23. в показана схема формирователя, содержа­

щая многоэмиттерный транзистор VTJ и

инвертор на транзисторе VT2. Сигнал х±

подается на эмиттеры VT1 и VT2. Базо­

вая цепь VT1 питается от делителя на­

пряжения на резисторе R и диодах VD1—

VD4. Применение диодов позволяет полу­ чать небольшой базовый ток при сравни­ тельно небольшом эквивалентном сопро­ тивлении в цепи базы VT1. Благодаря ма­ лому базовому току фронт импульса на коллекторе VT1 при отпирании оказыва­ ется растянутым, поэтому в случае х2= 1 в момент изменения Xf из 1 в 0 VT2 на короткое время открывается и на выхо­

де появляется отрицательный импульс (рис. 2,23, г). Вместо резистора RH кол­ лектор VT2 обычно подключают ко входу многоэмиттерного транзистора.

В ДТЛ применяют формирователь, принципиальная схема которого показана на рис. 2.23, д, а его структурная схема — на рис. 2.23, е. Благодаря диоду VD2 транзистор

выхода из насыщения. В результате на выходе получается короткий импульс отрицатель­

ной полярности (рис. 2.23, ж).

Кроме того, что такие формирователи потребляют сравнительно малую мощность, они позволяют существенно упростить схему J /(-триггера, включив в нее только один

уменьшение частоты переключения таких триггеров.

Структурная схема одного из вариантов .//(-триггера с формирователями показана на рис. 2.24, а. Триггер содержит два формирователя, аналогичных рассмотренному на рис. 2.23, в, и два инвертора DD3, DD4> схема которых подобна приведенной на рис. 2.23, а. Эти инверторы образуют /?5-триггер выходной ступени.

Формирователи на элементах DPI и DD2 формируют короткий отрицательный им­ пульс в момент окончания тактового Импульса, если до этого на всех входах была логи­

43

переключаться после окончания каждого тактового импульса, поскольку поступающие с выхода триггера на вход элементов DD1 и DD2 сигналы будут все время меняться и на выходах формирователей поочередно будут появляться отрицательные импульсы (рис. 2.24, б). По такой схеме построен триггер типа К134ТВ1, который потребляет

мощность всего около 8 мВт.

Принципиальная схема //(-триггера на элементах ДТЛ с формирователями показа­ на на рис. 2.25, а. Формирователи, аналогичные показанному на рис. 2.23, д, собраны на транзисторах VT5, VT6, VT7, VT8, а также VT5', VT6\ VT7't VT8' и VT9r. Транзисто­ ры типа р-п-р — VT6, VT6' и VT9' — в диодном включении соответствуют диоду VD1 на рис. 2.23, д. На входе //(-триггера включены двухвходовые элементы И—НЕ, на ко­

торые подаются импульсы синхронизации и обратные связи с выходов триггера. Выход­ ной tfS-триггер собран на элементах И—НЕ со сложными инверторами. Внутренняя об­ ратная связь в ^5-триггере снимается с простых инверторов через резисторы R. Соедине­ ние выходов формирователей, обратных связей #5-триггера и транзистора VT9 в диод­ ном включении соответствует схеме «монтажного» И, рассмотренной на рис. 2.10, а. Все это позволяет структурную схему / /(-триггера представить в виде, показанном на рис. 2.25, б.

Если Q — 1, К — 1, / = 0, то в момент окончания тактового импульса на выходе Я4 появляется отрицательный импульс, который переключает триггер в нулевое состоя­ ние. Если Q = 0, К — 0, J = 1, то отрицательный импульс появляется на выходе

и переводит триггер в единичное состояние. Если J = К = 1, то импульсы на выхода* Р3 и Р4 будут появляться поочередно, в связи с чем и триггер поочередно будет перехо­ дить то в единичное, то в нулевое состояние. По такой схеме построен //(-триггер 511 серии.

8. ТРИГГЕРЫ С ОДНИМ ИНФОРМАЦИОННЫМ ВХОДОМ

К триггерам с одним информационным входом относятся D- и Т-триггеры.

D-триггеры. D -триггер или триггер задержки (delay) передает на выход информацию, поступившую на вход при появлении синхронизирующего импульса, поэтому момент смены выходной информации несколько задерживается относительно момента смены вход,

ной информации. Логика работы D-триггера определяется уравнением Q ^ 1= D. Так как

44

этот триггер всегда синхронный, то целесообразно в функции переходов учитывать син­ хронизирующие импульсы, тогда

и R9KB = С. Однако, при определенных комбинациях D и С, на входах ^5-триггера возникает запрещенная комбинация /?экв и 5ЭКВ. Чтобы исключить это явление и обес­

печить возможность использования #5-триггера для построения D -триггера, необходимо на входе /?5-триггера применить логические схемы. Таблицы истинности таких входных логических схем /?5-триггера с прямыми и инверсными входами показаны соответственно на рис. 2.26, а, б. Поскольку при С = 0, независимо от значения D, состояние D-тригге­ ра не меняется, то для /?5-триггера с прямыми входами должно выполняться условие

На рис. 2.27, а показана структурная схема простейшего одноступенчатого D-триг­ гера, построенного в соответствии с выражениями (2.36), а на рис. 2.27, б временные

диаграммы, характеризующие его работу. При С = О Я* = С = 1, поэтому Яэкв = = 5ЭКВ.= 0 и Я5-триггер сохраняет ранее записанную в нем информацию. Если С = 1, то Рх = 0, тогда /?экв = .D , 5 ЭКВ = D и в ^5-триггер записывается входная информа­

ция (Q = D и Q = D).

Используя непосредственно выражения (2.34), можно построить D -триггер на эле­ ментах И-т-ИЛИ—НЕ (рис. 2.27, в). При С = 0 состояние триггера сохраняется неиз­ менным независимо от значения D. Если же С = 1, то сигнал D переводит триггер в соот­ ветствующее состояние.

Чтобы построить D -триггер на элементах И—НЕ, рассмотрим выражения (2.35). Используя законы инверсии, преобразуем их к следующему виду:

одноступенчатого D -триггера с прямыми входами.

Простейшие D-триггеры обычно конструируются из отдельных логических элемен­ тов той или иной серии. Наиболее широко применяются D -триггеры на элементах И—НЕ ДТЛ и ТТЛ.

На элементах ЭСТЛ имеется специальная схема одноступенчатого D-триггера, прин­ ципиальная схема которого показана на. рис. 2.28, а. С помощью одновходовой (в не­ которых вариантах трехвходовой) логической схемы ИЛИ—HE/ИЛИ синхронизирующие

импульсы преобразуются в последовательность прямых и инверсных импульсов (С и С).

.45

й

Д.

а

Рис. 2.27

С инверсного выхода этой схемы (коллектор транзистора VT3) синхронизирующие им­

пульсы С поступают на эмиттеры транзисторов VT5 и VT10. Логическая схема на транзисторе VT5 представляет собой двухвходовую схему И—НЕ с одним инверсным входом со стороны эмиттера (см. рис. 2.10, в). Так как на эмиттер VT5 поступает сиг-

Рис. 2.28

40

Транзистор VT10 также представляет логическую схему ИЛИ для сигналов D и С. Действительно, если С = 0, то на эмиттере действует единичный потенциал и VTI0 закрыт, следовательно, на коллекторе VT10 также действует единичный потенциал (Р2= 1) независимо от D. Если же С = 1, то транзисторы VT5 и VT10 образуют сов­ местно одновходовую (по входу D) логическую схему ИЛИ—HE/ИЛИ, у которой прямым выходом служит коллектор транзистора VT10, поэтому Р2 = D. Следовательно, логику работы транзистора VTJ0 можно описать функцией

Эмиттеры и коллекторы транзисторов VT6t VT7 и VT8, VT9 попарно объединены. Та­ кие схемы можно рассматривать как И—ИЛИ—НЕ с инверсными входами со стороны эмиттеров. Наинверсные входы поступает сигнал С с прямого выхода входной схемы ИЛИ—HE/ИЛИ, а на прямые входы сигналы установки R и 5 и обратная связь с выхо­

дов Qи Q (с транзисторов VT12 и VT13). Выходы транзисторов VT5 и VT6, VT7 объедине­ ны «монтажным» И, так как работают на общую нагрузку. То же можно сказать и о вы­ ходах транзисторов VT8, VT9 и VT10. Исходя из всего сказанного, рассмотренную прин­ ципиальную схему триггера можно представить структурной схемой, изображенной на

DD5 совместно с DD6, DD7 образуют ^ S -триггер, состояние которого в это время опре­ деляется сигналами на установочных входах и ранее записанной в нем информации.

ющего импульса, вследствие небольшой задержки в изменении сигналов на выходе тран­

Таким образом, при отсутствии тактового импульса информация, ранее записанная

в /^S-триггере, сохраняется на выходах Q и Q. Во время действия синхронизирующего импульса информация о D непосредственно поступает с элементов DD2 и DD3 на выходы

Q и Q, а в момент окончания тактового импульса записывается в P S -триггер. Изменение D вызывает изменение Q только при появлении тактовых импульсов.

Установка триггера в исходное состояние производится в промежутке между тактовыми импульсами. Во время действия тактового импульса изменение сигналов установки не вызывает изменения состояния триггера, так как на эмиттерах транзисто­ ров, образующих /^S-триггер, в это время единичный потенциал и транзисторы закрыты. Временные диаграммы, поясняющие работу триггера, изображены на рис. 2.28, в.

Широко применяются двухступенчатые D -триггеры, у которых, как и у У/С-триг- геров, первая ступень записывает входную информацию во время действия синхронизи­ рующего импульса, а вторая переписывает эту информацию после окончания этого импульса. Таким образом, смена выходной информации задерживается относительно появления синхронизирующего импульса на время, равное его длительности.

47

На рис. 2.29, а изображена схема двухступенчатого D -триггера, построенного на основе двухступенчатого .//(-триггера и дополнительного инвертора. Если D = 1, то / = 1, К = 0 и первая ступень //(-триггера тактовым импульсом переключается в еди­ ничное состояние, а после окончания тактового^импульса в единичное состояние перехо­

дит выходная ступень. Если жеО = 0, то /( = D = 1, / = 0 и триггер переходит в нуле­ вое состояние. Таким образом, после окончания тактового импульса информация на выхо­ де триггера соответствует информации на входе (рис. 2.29, б).

Использование //(-триггера в качестве D -триггера нерентабельно из-за большой по­

Структурная схема шестиэлементного D-триггера на элементах И—НЕ изображена на рис. 2.30, а. Первая ступень содержит четыре элемента И—НЕ DD2—DD4, попарно

Рис. 2.30

образующих /^S-триггеры (DD/, DD2 и DD3, DD4). Оба триггера замкнуты в кольцо обратной связи (выход DD2 соединен с входом DD3, а выход DD4 с входом DD1). Вслед­

И—НЕ выходная информация сохраняется неизменной. В это же время элементы DD1

48

Рз=^2 А С Л Р 4= 1Л 0 А 1= 1,

поэтому и выходная ступень триггера состояния не изменит.

Таким образом, при С = 0 происходит запись входной информации в элементы DD1 и DD4, а при С = 1 эта информация переписывается в DD2 и DD3%и в конечном итоге в выходную ступень D -триггера. Изменение входной информации не вызывает изменения состояния второй ступени до момента появления тактового импульса. Если информация изменилась во время действия тактового импульса, то она запишется во вторую ступень только после появления следующего тактового импульса. Поскольку в первую ступень триггера информация записывается при отсутствии тактового импульса, а во вторую — в момент его появления, то такой триггер следует считать с инверсным входом С. Вре­ менные диаграммы, характеризующие работу триггера и его условное обозначение пока­ заны соответственно на рис. 2.30, б, г.

Рассмотренный триггер значительно экономичнее //(-триггера, построенного на эле­ ментах той же серии, по той причине, что в качестве элементов DD1—DD4 используются элементы И—НЕ с простым инвертором с открытым коллекторным выходом (рис. 2.30, в), который подключается непосредственно ко входу многоэмиттерного транзистора следую­ щего элемента И—НЕ и т. д. Поэтому потребляемая этими элементами мощность ни­ чтожно мала, а основным потребителем являются выходные схемы И—НЕ, представля­ ющие типовые элементы данной серии со сложными инверторами.

происходило возвращение триггера после установки в первоначальное состояние, обу­ словленное сигналами на выходах Ръ Р*• Установочные импульсы переключают не только вторую, но и первую ступень, вследствие чего после установки состояние тригге­ ра сохраняется. Рассмотренная схема двухступенчатого D -триггера использована в триг­ герах на ТТЛ типа К133ТМ2, К155ТМ2 и др.

Аналогичным образом строятся двухступенчатые D -триггеры на элементах ЭСТЛ. На рис. 2.31, а показана структурная схема такого триггера. Отличие в работе заключа­ ется в том, что использование элементов ЭСТЛ ИЛИ—НЕ меняет сигналы синхрониза­ ции и установочные на инверсные. В данной схеме информация в первую ступень триг­ гера записывается во время действия тактового импульса, а во вторую ступень — после окончания тактового импульса. Поэтому следует считать, что синхронизация триггера осуществляется прямыми синхронизирующими импульсами. В исходное состояние триг­ гер устанавливается также прямыми установочными сигналами R и 5. Триггер состоит из шести однотипных элементов, что приводит к значительной потребляемой мощности. Временные диаграммы, характеризующие работу триггера, изображены на рис. 2.31, б.

Т-триггеры. К триггерам с одним информационным входом относятся Г-триггеры. Логика работы Г-триггера определяется таблицей переходов (рис. 2.32, а). При отсут­ ствии сигналов (Т = 0) триггер сохраняет свое состояние, а при их воздействии (Т = 1)

является функцией неравнозначности (сложения по модулю 2), поэтому Г-триггеры широко применяются в счетчиках импульсов, в сумматорах накапливающего действия.

49

Кроме того, период TQ импульсов на выходе триггера в два раза больше периода посту­

пающих на вход Т тактовых импульсов Тт. Иными словами, такой триггер осуществляет деление частоты следования тактовых импульсов на два, что позволяет использо£ать Г-триггеры в качестве делителей частоты следования импульсов.

Т-триггер может быть асинхронным и синхронным. Закон функционирования асин­ хронного триггера рассмотрен выше (2.45). В синхронном триггере, кроме входа

имеется также вход синхронизации С. Таблица переходов синхронного Т-триггера по­ казана на рис. 2.32, в. Переключение триггера в инверсное состояние происходит под действием синхронизирующего импульса при условии, что на входе Т действует единич­ ный потенциал. Если же Т = 0, то переключение триггера синхронизирующими импуль­ сами не происходит. Функция переходов синхронного Т-триггера записывается следую­ щим образом:

Временные диаграммы, характеризующие работу синхронного Г-триггера, показа­ ны на рис. 2.32, г.

50