Гляненко Современная електронная елементная база в приборах 2012

Из-за высоких требований к дифференциальной нелинейности непосредственное использование стандартных БИС АЦП не представляется возможным, так как даже лучшие из них имеют нелинейность ±50 % в спектрометрическом смысле. Дальнейшее совершенствование САЦП Вилкинсона сдерживается возрастающим влиянием цифровой нелинейности по мере повышения тактовой частоты, что ограничивает производительность САЦП. Кроме того, эти САЦП имеют переменное время преобразования, что не всегда удобно при оценке полученных результатов. Таким образом, использование АЦП поразрядного уравновешивания вкупе с методом скользящей шкалы становится практически единственной альтернативой при реализации современных САЦП

В табл. 2.8 и 2.9 приведены основные характеристики БИС АЦП фирм Analog Devices и Linear Technology, пригодных для реализации модулей САЦП по методу скользящей шкалы.

141

143

Продолжение табл. 2.9

Аналогичные БИС имеются и в номенклатуре фирм Texas Instruments, Intersil, National Semiconductors, Мaxim, Datel и др.

Быстродействующие АЦП

В этой категории преобладают всевозможные БИС АЦП параллельной и конвейерной архитектуры, Основные характеристики некоторых АЦП приведены в табл. 2.8 и 2.9. Они используются для непрерывного кодирования потоков аналоговых сигналов в дигитайзерах, цифровых осциллографах, скоростных системах связи и т.п. Из-за громоздкости архитектуры чисто параллельные АЦП в

144

настоящее время практически не выпускаются, к немногочисленным примерам можно отнести двухканальный параллельный АЦП AD9058 фирмы Analog Deviсes с разрядностью 8 бит и немногочисленное семейство АЦП фирмы Datel. Конвейерные же АЦП, в силу своей конструкции, не могут работать с единичными импульсными сигналами, так как из-за наличия внутренних УВХ есть ограничения на минимальную частоту выборки сигнала.

Фирма Hittite предлагает интересную реализацию многорежимного многоканального скоростного АЦП HMCAD1520. АЦП может работать в трех режимах с разрешением 12 бит, обеспечивая производительность 640 Мвыб./с, 320 Мвыб./с и 160 Мвыб./с для 1, 2 и 4-х каналов соответственно. Четвертый режим работы обеспечивает производительность 105 Мвыб./с по четырем каналам. К другим особенностям этого АЦП относятся наличие внутреннего программируемого синхрогенератора с малым джиттером, внутреннего источника опорного напряжения, независимая регулировка усиления и сдвига шкалы для каждого канала. Управление режимами работы АЦП осуществляется с помощью последовательного интерфейса (SPI). Вывод данных также осуществляется последовательно в стандарте LVDS с форматами 12, 14, 16 бит, или 2х8 бит. Активизация каналов АЦП и формат вывода данных осуществляется через контрольный интерфейс SPI. Однако для использования в цифровых спектрометрах применение скоростных конвейерных АЦП может быть вполне оправдано.

145

ГЛАВА 3. СОВРЕМЕННЫЕ ЛОГИЧЕСКИЕ ИНТЕГРАЛЬНЫЕ МИКРОСХЕМЫ, НОВЫЕ СТАНДАРТЫ ЛОГИЧЕСКИХ СИГНАЛОВ, ИНТЕРФЕЙСЫ

Основными тенденциями, которые наблюдаются в современной цифровой интегральной схемотехнике, являются: всемерное стремление к увеличению быстродействия устройств, увеличение скорости обмена информацией между отдельными компонентами системы или устройствами, увеличение степени интеграции цифровых и.м.с., т.е. увеличение числа логических элементов, размещенных на кристалле, и, как следствие возможность создания в одной и.м.с. сложных, функционально законченных схем и даже “систем на кристалле” (System on Chip – SoC), уменьшение мощности потребления цифровых устройств, что особенно важно при создании мобильных систем и устройств, предназначенных для работы в особых условиях эксплуатации (космос, оборона и т.д.).

В настоящее время промышленность предлагает широкий выбор инструментов для создания устройств и приборов для применения в различных отраслях научных исследования (ядерной медицине, ядерной физике, космических исследованиях и т.д.). Далее будет рассмотрена часть этого спектра: тенденции в развитии стандартных цифровых интегральных схем, интерфейсных, программируемых логических интегральных схем

(ПЛИС), заказных и полузаказных интегральных схем (ASIC – aided specified integral chips).

3.1.Микросхемы ТТЛ и КМОП

Втечение последних 30 лет стандартным напряжением питания (Vсс) цифровых схем оставалось напряжение 5 В. Такое значение напряжения использовалось для обеспечения нормального режима работы биполярного транзистора. Однако в конце 80-х гг. стандартной технологией при проектировании ИС стала технология КМОП. Для микросхем КМОП не является обязательным использование того же напряжения, что и для микросхем, выполненных по технологии ТТЛ, но для обеспечения совместимости со старыми системами промышленность адаптировала уровни логических сиг-

146

налов к уровням сигналов ТТЛ. В части разработки быстродействующих устройств преимущественно применялись микросхемы, использующие технологии ЭСЛ.

Нынешняя революция в снижении напряжения питания микросхем происходит по причине роста требований к скорости и компактности интегральных микросхем при минимальной стоимости. Эти растущие требования привели к уменьшению размеров топологии кристалла с 2 мкм (в начале 80-х) до менее 0,1 мкм; такая топология используется при разработке современных микропроцессоров и ИС. Благодаря тому, что эти размеры стали значительно меньше, напряжение, необходимое для оптимальной работы устройства, также упало ниже уровня в 5 В. Это видно на примере микропроцессоров для компьютеров, где оптимальное значение напряжения для питания ядра процессора определяется с помощью выводов идентификации напряжения питания (VID pins) и может снижаться вплоть до уровня 1.3 В и даже ниже. Повышение быстродействия процессоров также связано с внедрением технологий создания “металлических” соединений непосредственно в кристалле кремния, что снижает сопротивление внутрисхемных проводников и, соответственно, с уменьшением проектных размеров элементов, приводит к уменьшению распределенных RC-цепей и, как следствие, повышению быстродействия. Это позволяет понизить рабочие напряжения для процессорных ядер, что также способствует уменьшению потребляемой мощности (энергии переключения логических элементов).

С одной стороны, низковольтные ИС работают при малой потребляемой мощности, имеют меньшие размеры и более высокие скорости. С другой стороны, низковольтные ИС часто должны работать совместно с ИС, которым необходимо большее напряжение питания Vсс, из-за чего возникают проблемы совместимости. Хотя низкое рабочее напряжение означает уменьшение размаха сигнала, и, следовательно, шум переключения становится меньше, но для микросхем с низким напряжением питания уменьшается допустимый для нормальной работы устройства уровень шума (запас помехоустойчивости). На рис. 3.1 в графическом виде представлены данные по некоторым типам цифровых микросхем, использующим различные технологии.

147

вольтовой ТТЛ-логики этот сигнал будет иметь напряжение от 2 до

5 В.

Аналогичным образом, на "столбике", соответствующем выходу, имеются три части. Нижняя часть показывает возможное напряжение низкого логического уровня на выходе. Для микросхем ТТЛ с напряжением питания 5 В это напряжение составляет от 0 до 0,4 В. Средняя часть диаграммы показывает некорректный уровень выходного напряжения – устройство не должно выдавать сигнал такого уровня, за исключением момента перехода с одного логического уровня на другой. Верхняя часть "столбика" показывает допустимый диапазон напряжения для высокого логического уровня на выходе. Для 5-вольтовой ТТЛ-логики это напряжение находится между значениями 2,4 и 5 В. Диаграммы не отражают 10 % выбросы или провалы, которые также допустимы на входах в соответствии со стандартом.

Обратите внимание, что входные пороги обычной КМОПлогики (например, серии 4000) определяются как 0,3·Vсс и 0,7·Vсс. Однако большинство изготовленных по технологии КМОП логических микросхем, которые используются сегодня, совместимы по логическим порогам с микросхемами ТТЛ и LVTTL (низковольтная ТТЛ логика); эти пороги также доминируют среди стандартов для цифровых сигнальных процессоров, работающих при напряжении питания 3,3 и 5 В. Обратите внимание, что для 5 В ТТЛ-логики и 3,3 В LVTTL-логики пороги входного и выходного напряжения одинаковы. Разница только в верхней границе допустимого диапазона для сигнала высокого уровня.

Международное бюро стандартов JEDEC ввело стандарт для ИС, работающих при напряжении питания 2,5 В (JEDEC стандарт 8-5), который представляет собой минимум требований для работы с Vсс = 2,5 В. Существует стандарт на 2,5 В, предложенный консорциумом производителей ИС под названием Альянс Низковольтной Логики (Low Voltage Logic Alliance). Спецификация стандарта описывает характеристики ИС, работающих при напряжении от 1,8 до 3,6 В. Стандарт для работы в данном диапазоне напряжения питания весьма полезен, так как он обеспечивает совместимость сегодняшних разработок с будущими. Например, микросхема 74VCX164245, представляющая собой шинный преобразователь/приемопередатчик производства Fairchild Semiconductor, спроектирована для работы при любом напряжении в пределах 1,8 – 3,6 В и

149

имеет различные входные и выходные характеристики, зависящие от напряжения питания Vсс. Этот стандарт, называемый VCX, был раз-

работан фирмами Motorola, Toshiba и Fairchild Semiconductor. В нем описаны прежде всего шинные приемопередатчики, преобразователи, буферы FIFO и другие микросхемы сопряжения. Кроме того, существует широкий диапазон других низковольтных стандартов, таких как

GTL (Gunning Transceiver Logic), BTL (Backplane Transceiver Logic) и PECL (Positive ECL Logic).

Так устройства VCX могут работать в очень широком диапазоне напряжений питания (1,8 – 3,6 В). Характеристики входов и выходов в данном стандарте зависят от напряжения питания Vсс и от нагрузки на каждом выходе. На рис. 3.1 показана диаграмма для входов и выходов устройства VCX, работающего при напряжении питания 2,5 В. Выходные напряжения устройства, приведенные на диаграмме, всегда соответствуют определенному току. При возрастании требований по току выходное напряжение высокого уровня уменьшается, тогда как выходное напряжение низкого уровня возрастает.

С помощью приведенной диаграммы можно проиллюстрировать некоторые возможные проблемы, возникающие при соединении двух ИС, работающих в различных стандартах. Например, соединение 5-вольтовой микросхемы КМОП с микросхемой LVTTL, работающей при напряжении Vсс = 3,3 В. Высокий логический уровень на выходе 5-вольтовой КМОП слишком высок (>3,3 В), чтобы подавать этот сигнал на вход ИС LVTTL. Это может привести к необратимому повреждению микросхемы LVTTL. Возможна другая проблема: пусть микросхема типа JEDEC с напряжением питания 2,5 В управляет устройством КМОП с Vсс = 5 В. Высокий логический уровень на выходе 2,5-вольтового устройства недостаточно высок для того, чтобы восприниматься как "высокий" входом микросхемы КМОП с напряжением питания 5 В (VIH MIN = 3,5 В). Эти примеры показывают два возможных типа несовместимости логических семейств: либо устройство управляется слишком высоким напряжением, либо устройство не обеспечивает достаточно высокое напряжение, которое достоверно распознавалось бы принимающей ИС как сигнал высокого логического уровня. Эти проблемы совместимости подводят нас к двум понятиям: устойчивость к повышенному напряжению и совместимость по напряжению.

150