Добавил:
Опубликованный материал нарушает ваши авторские права? Сообщите нам.
Вуз: Предмет: Файл:

Методическое пособие 539

.pdf
Скачиваний:
9
Добавлен:
30.04.2022
Размер:
2.16 Mб
Скачать

Регистр данных интерфейса граничного сканирования представляет собой 134-разрядный регистр сдвига. Этот регистр позволяет управлять всеми выводами МК, SFR шиной и слаботоковыми подтягивающими резисторами, а также определять их состояние. Для этого используются команды

EXTEST и SAMPLE.

Команда EXTEST подается с помощью регистра IR. Регистр данных интерфейса граничного сканирования DR позволяет управлять всеми выводами МК и слаботоковыми подтягивающими резисторами, а также определять их состояние. Все входы к элементам встроенной логики установлены в 1.

Команда SAMPLE подается с помощью регистра IR. Регистр данных интерфейса граничного сканирования DR используется для опроса защелок пути сканирования и их предварительной установки.

Команда BYPASS подается с помощью регистра IR. Она обеспечивает доступ к стандартному 1-разрядному региструшунту (BYPASS регистру данных) интерфейса JTAG.

Команда IDCODE подается с помощью регистра IR. Она обеспечивает доступ к 32-регистру идентификатора устройства.

Flash-память можно программировать непосредственно через интерфейс JTAG, используя следующие регистры: Flash Control (регистр управления режимами чтения/записи Flashпамяти), Flash Data (регистр данных Flash-памяти), Flash Address (регистр адреса Flash-памяти) и Flash Scale (регистр делителя модуля Flash-памяти). Обращение к этим косвенным регистрам данных осуществляется через регистр команд интерфейса JTAG. Для выполнения операций чтения и записи косвенных регистров данных сначала необходимо установить адрес соответствующего регистра данных DR в регистре команд IR. Затем каждая операция чтения или записи инициируется записью соответствующего косвенного кода операции в выбранный регистр данных.

91

Поступающие в этот регистр команды имеют следующий формат:

Рис. 4.2. Формат регистра команд

Операция «Опрос» используется для проверки бита занятости, как описано ниже. Несмотря на то, что при опросе выполняется захват данных регистра DR, обновление регистра DR запрещено, поэтому опрос может быть осуществлен путем сдвига (в регистр/из регистра) одного единственного бита.

Операция «Чтение» инициирует чтение из регистра, адресуемого регистром IR. Чтение можно инициировать сдвигом лишь двух бит в косвенный регистр данных. После того, как операция чтения инициирована, необходимо выполнять опрос бита занятости, чтобы определить момент завершения операции.

Операция «Запись» инициирует запись «записываемых данных» в регистр, адресуемый регистром IR. Могут быть записаны регистры с разрядностью до 18 бит включительно. Если записываемый регистр содержит менее 18 бит, то записываемые данные должны быть выровнены влево, т.е. СЗР должен занимать бит 17. Это позволяет использовать для записи более коротких регистров меньшее число тактовых циклов интерфейса JTAG. Например, запись 8-разрядного регистра можно осуществить путем сдвига только 10 бит. После того, как операция записи инициирована, необходимо выполнять опрос бита занятости, чтобы определить момент, когда можно инициировать следующую операцию. Содержимое регистра команд IR нельзя изменять, пока выполняются операции чтения или записи.

92

БИБЛИОГРАФИЧЕСКИЙ СПИСОК

1.Рассел, Ч. MicrosoftWindowsServer 2003. Справочник администратора [Текст] / Ч. Рассел, Ш. Кроуфорд, Дж.

Джеренд. — М.: Эком, 2005. — 1391 с.

2.Управление сетевой средой MicrosoftWindows 2000. Учебный курс MCSA/MCSE [Текст]: пер. с анг. — М.: Издательско-торговый дом «Русская редакция», 2003. — 896 с.

3.Вишневский, А. MicrosoftWindowsServer 2003.

Русская версия [Текст] / А. Вишневский, О. Кокорева, А. Чекмарев. — СПб.: БХВ-Петербург, 2003. — 1120 с.

4.Microsoft Windows 2000 Active Directory Services.

Учебный курс [Текст]: пер. с англ. — М.: Издательскоторговый дом «Русская редакция», 2001. — 800 с.

93

ОГЛАВЛЕНИЕ

 

ВВЕДЕНИЕ .....................................................................................

3

ГЛАВА 1. АРХИТЕКТУРА МИКРОКОНТРОЛЛЕРОВ

 

СЕМЕЙСТВА 8051.........................................................................

5

1.1. Процессорное ядро CIP-51.................................................

5

1.2. Организация памяти микроконтроллеров

 

семейства 8051 ............................................................................

9

1.3. Умножитель - аккумулятор..............................................

13

1.4. Порты ввода/вывода .........................................................

15

1.5. Система прерываний ........................................................

22

1.6. Аналого-цифровой преобразователь ..............................

24

1.7. Цифро-аналоговые преобразователи и компараторы ...

28

ГЛАВА 2. СИСТЕМА КОМАНД

 

МИКРОКОНТРОЛЛЕРОВ СЕМЕЙСТВА 8051 ........................

30

2.1. Общие сведения о системе команд 8051 ........................

30

2.2. Команды пересылки данных............................................

31

2.3. Команды арифметических операций ..............................

32

2.4. Команды логических операций .......................................

33

2.5. Команды операций над битами .......................................

35

2.6. Команды передачи управления .......................................

36

2.7. Программирование в среде Keil ......................................

37

2.8. Интерфейс с языком ассемблера .....................................

38

2.9. Программирование на языке ассемблера в среде Keil ..

39

2.10. Отладка программ в среде Keil .....................................

49

ГЛАВА 3. ОБРАБОТКА ДИСКРЕТНЫХ СИГНАЛОВ

 

В МИКРОКОНТРОЛЛЕРАХ СЕРИИ 8051................................

63

3.1. Обработка входных данных с использованием SPI ......

69

ГЛАВА 4. ИНТЕРФЕЙС JTAG ..................................................

90

БИБЛИОГРАФИЧЕСКИЙ СПИСОК .........................................

93

94

Учебное издание

Поздышева Оксана Валентиновна Мордовин Андрей Иванович

АРХИТЕКТУРА ПОСТРОЕНИЯ

ИСРЕДСТВА ЗАЩИТЫ СПЦС

Вавторской редакции

Подписано к изданию 25.05.2015.

Объем данных 2,05 Мб.

ФГБОУ ВПО «Воронежский государственный технический университет»

394026 Воронеж, Московский просп., 14