книги / Основы применения интегральных логических элементов

элемента как прямого, так и инверсного значения логической переменной выгодно отличает-схему ТПТЛ от всех других ба­ зовых ехем на биполярных транзисторах. Опорное напряже­ ние, подаваемое на базу транзистора Т4, формируется эмиттерным повторителем на транзисторе Т7 Перепад напряже­ ний между диапазонами нуля и единицы составляет около 0,5 В; кроме того, все транзисторы при работе не входят в на­ сыщение, что позволяет уменьшить среднее время задержки в пределе до 1 нс и менее. Однако малый перепад между диа­ пазонами нуля и единицы приводит к уменьшению допустимой статической помехи до 0,05—0,1 В. Эмиттерные повторители

на выходах позволяют получить высокий коэффициент раз­ ветвления (я = 1 5 —20). Коэффициент объединения может до­ стигать величины m = 8—-10.

В элементах транзисторной логики с непосредственными связями на МДП-транзисторах (НСТЛМ) логические функ­ ции И и ИЛИ 'реализуются путем последовательного или па­ раллельного включения транзисторов.

Среднее время задержки этих элементов тСр^200—400 нс, однако логические элементы на МДП-транзисторах, несмотря на относительно низкое быстродействие, очень перспективны, так как не содержат никаких других компонентов кроме МДП-транзисторов. Вследствие этого технология изготовле­ ния схем МДП гораздо проще, чем схем, на биполярных тран­ зисторах. Кроме того, МДП-транзистор занимает на кри­ сталле на порядок меньшую площадь, чем биполярный. Эти обстоятельства позволяют изготавливать интегральные схемы, содержащие большое число МДП-транзисторов и соответст­ венно логических элементов. Большие интегральные схемы могут содержать свыше 103 транзисторов на одном кристалле.

Рассмотрим принципы построения серии элементов ТТЛ. Для построения логической схемы любой сложности достаточ­

но иметь один, тип элемента, выполняющий операцию И—НЕ. При малом числе входов элемента для построения многовхо­ довых -схем потребуется большое число элементов. Если эле­ мент имеет большое число входов, то во многих случаях его возможности недоиспользуются. Поэтому целесообразно иметь несколько элементов с разным числом входов. Распределение

водника определяется также экономическими соображениями. При увеличении числа элементов, изготавливаемых на одном кристалле, стоимость одного элемента уменьшается, так как при этом в том же технологическом процессе изготавливается большее число элементов. Однако при дальнейшем увеличении числа элвхментов на кристалле резко увеличивается процент брака, и стоимость одного элемента опять начинает возрас­ тать. Оптимальное количество элементов на кристалле и оптимальные размеры кристалла определяются уровнем раз­ вития технологии и по мере развития последней увеличи­ ваются. В настоящее время наибольшее распространение имеют микросхемы, содержащие на кристалле 20—'100 компо­ нентов (транзисторов, резисторов). Однако технология инте­ гральных схем совершенствуется очень быстро, -и в самое бли­ жайшее время следует ожидать широкого распространения микросхем, содержащих сотни компонентов на одном .кри­ сталле. Количество логических элементов в одной микросхеме ограничивается также количеством внешних выводов; Наи­ более широко распространены корпуса микросхем с количест­ вом выводов от 8 до 14.

Типичный при-мар серии ТТЛ-элементов—'серия К133 [7]. В состав серии входит одиннадцать видов логических элемен­ тов, причем большинство видов имеет две модификации, отли­

чающиеся коэффициентом разветвления (п\ = 10, «2 = 5).

Всего в серии двадцать типов микросхем. На рис. 5 Над каж­ дой буквой изображено содержимое одного корпуса и приве­ дены обозначения микросхем, причем первым приведено обо­ значение микросхемы, содержащей элементы с п = 10.

Элементы рис. 5, а, б, в, г выполняют логическую функцию И — НЕ и отличаются друг от друга числом входов. Элементы рис. 5, д имеют повышенный коэффициент разветвления (п = 30). Элементы рис. 5,е и ж имеют открытый коллектор­

Рис. 5

током. Они предназначены для работы иа лампы накаливания, релей другие подобные элементы. Микросхемы рис. 5, з, и со­ держат логические расширители с разным числом входов. Вы­ воды для подключения расширителей имеются у микросхем

В настоящее время промышленность выпускает несколько десятков серий логических интегральных элементов [7]. Инте­

корпуса как правило предназначены для установки на печат-

ка — формализовать это описание. Для комбинационных схем формализованное описание может быть дано на трех языках: в виде таблицы истинности, аналитического выражения алгебры логики или функциональной схемы. Следующий этап —' составление принципиальной схемы устройства по формальному описанию тс использованием логических элемен­ тов, имеющихся в распоряжении разработчика. Проще всего это сделать, если в результате формализации получено опи­ сание устройства в виде функциональной схемы, причем эле­ менты этой схемы обозначают только такие функции, которые реализуются элементами используемой серии микросхем. Кроме того, желательно, чтобы эта функциональная схема была минимальной, т. е. содержала минимально возможное число таких элементов.

Существуют различные методы минимизации функций алгебры логики (см. например [1], [2], [3]). Однако этим мето­ дам свойственны недостатки. Во-первых, они как правило пре­ дусматривают минимизацию с использованием системы функ­ ций НЕ, И, ИЛИ (получение минимальной дизъюнктивной формы или реже минимальной конъюнктивной формы записи функции). Функции И и ИЛИ такой системы в отличие от функций, выполняемых реальными элементами, могут иметь сколько угодно независимых переменных. Кроме того, извест­ ные методы минимизации с увеличением количества входных переменных быстро становятся очень громоздкими и при числе их более пяти—шести оказываются практически непримени­ мыми. При проектировании всегда приходится учитывать не только логические, но я технические и экономические требова­ ния и ограничения, такие как минимум стоимости проектиро­ вания, изготовления и эксплуатации, потребляемой мощности, требования надежности, ремонтнопригодности и т. п. Оптими­ зация с учетом всех этих факторов (включая и логическую минимизацию) оказывается очень сложной задачей и в на­ стоящее время затруднительно решать ее точными методами. Поэтому переход от формального описания к 1принвдши-

альной схеме чаще всего является неформальным и выпол­ няется на основе опыта, интуиции и изобретательности раз­ работчика.

Различные серии интегральных схем имеют очень много общего в отношении выполняемых ими логических операций, и применение той или иной серии микросхем, как правило, не накладывает какой-либо специфики на схемные решения Ири проектировании логических устройств. Если известны способы реализации тех или иных фрагментов логических схем на эле­ ментах одной серии, то обычно перевод nix на элементы дру­ гой серии не вызывает особых затруднений. Мы будем ориен­ тироваться на применение элементов серий ТТЛ, из которых

в настоящее 'время наиболее 'распространены серии К 133

и К!55.

Рассматривая различные логические устройства, можно выделить некоторые типичные задачи и соответственно типич­ ные фрагменты схем. Знание этих типичных решений очень помогает разработчику. В дальнейшем мы ознакомимся с не­ которыми наиболее распространенными фрагментами логиче­ ских схем.

Логические схемы можно разбить на два класса: комбина­ ционные и накапливающие (называемые также последова­ тельностными схемами, конечными автоматами или автома­ тами с памятью). Состояния выходов комбинационной схемы однозначно определяются состояниями ее входов. Состояния выходов накапливающей схемы зависят не только от состоя­ ний входов, но и от внутреннего состояния схемы, которое определяется сигналами на входах в предшествующие мо­ менты времени (память). Это приводит к тому, что при одном и том же состоянии входов выходные сигналы могут 'быть раз­ личными при различных внутренних состояниях. Сначала мы рассмотрим способы построения 1комбинационных схем, так

как они проще.

Человеку, впервые работающему с микросхемами, полезно познакомиться с приемами, применяемыми для реализации не­ сложных логических функций (рис. 7). При использовании ДТЛ и ТТЛ-серий, базовые элементы которых, как правило, выполняют логическую операцию И — НЕ, часто возникает не­ обходимость инверсии логической переменной. Реализовать инверсию можно при помощи элемента, у которого объеди­ нены все входы (рис. 7 ,а). Этот прием может быть применен при реализации функций И (рис. 7,6) и И — ИЛИ (рис. 7 ,г). Функция ИЛИ (рис. 7, в) реализуется в соответствии с соот­

рис. 7, к показан прием, с помощью которого можно получить схему И с большим числом входов, чем имеется у одного логического элемента.

Одна из типичных задач в логических устройствах очень напоминает задачу замыкания цепи выключателем. При отсут­ ствии управляющего воздействия (ключ разомкнут) сигнал на выходе должен быть нулевым. При наличии управляющего воздействия (ключ замкнут) сигнал на выходе ключа должен повторять его входной сигнал. Эта задача решается с приме­ нением элемента И (рис. 8). У элемента И оба входа равно­ правны, но в данном случае они выполняют разные функции. Вход Y целесообразно считать управляющим, поскольку на него поступает управляющий сигнал, подобный сигналу, воз­ действующему на подвижный (контакт обычного выключателя,

16

Функционирование элемента И в качестве бесконтактного ключа может быть описано следующим образом:

Рис. 7

Такая форма записи эквивалентна обычной, но применительно к рассматриваемой функции элемента И более наглядна. Из ■нее ясно видно, что сигнал на вы­ ходе Хг равен нулю, когда управ­

ляющий сигнал Y нулевой (ключ х , выключен). Когда управляющий сигнал единичный, состояние выхо­ да повторяет состояние входа.

При необходимости коммутации одновременно нескольких логиче­ ских сигналов Хц, Xi2> . . . , Х1п для

каждого сигнала используется отдельный элемент И. Управ­ ляющие входы всех элементов И соединены вместе.

Логические схемы, функции которых аналогичны функ­ циям контактных выключателей или переключателей, назы-

ные сигналы, когда на вход дешифратора подано это двоич­ ное число. Отсюда ясно, что-те разряды, которые в декодируе­ мом числе равны единице, могут быть поданы прямо на входы элемента И, а те разряды, которые в декодируемом числе равны нулю, должны быть предварительно проинвертированы.

На рис. 10 изображена схема трехразрядного дешифра­ тора двоичного позиционного кода на элементах серии ТТЛ. Собственно дешифратор состоит из восьми трехвходовых эле­ ментов II — НЕ (Э20, . . . , Э27). Элементы ЭИ, Э12, Э13 предназначены для получения инвертированных значений раз­

единичные сигналы, а на выходе в результате этого форми­ руется нулевой сигнал (возбужденный выход), в то время как на всех остальных выходах дешифратора— единицы.

Часто двоичный код на вход дешифратора подается с ре­ гистра или счетчика, при этом обычно есть возможность полу­

дешифраторы, которые при большом числе выходов имеют меньший объем оборудования, чем одноступенчатые. Двухсту­ пенчатый (матричный) дешифратор с четырьмя входами на 16 выходов (рис. 11) состоит из двух дешифраторов на 4 вы­ хода ДС1 и ДС2 и матрицы с шестнадцатью выходами. Дешифраторы ДС1 и ДС2 при любой входной комбинации имеют по одному возбужденному выходу, на которых форми­ руются нулевые сигналы. Возбужденный выход дешифратора ДС1 выбирает столбец матрицы, а возбужденный выход де­ шифратора ДС2 — строку матрицы. В матрице оказывается

возбужденным только один элемент, находящийся на пересече­ нии выбранных строки и столбца. Поскольку в схеме приме­ няются элементы II — НЕ, сигналы на выходах дешифрато­ ров (ДС1 и ДС2) необходимо проинвертировать перед по­ дачей их на входы матрицы. Сигнал с выхода всего дешифра­ тора получается также в инверсном коде, т. е. на выходе воз­ бужденного элемента матрицы — нуль, а на остальных выхо­ дах — единицы.

Многоступенчатые дешифраторы по сравнению с односту­ пенчатыми имеют меньшее быстродействие, так как в них по­ следовательно срабатывает большее число элементов. Так, на­ пример, время срабатывания дешифратора (рис. Ы) равно 4тСр, тогда как время срабатывания одноступенчатого дешиф­ ратора не превосходит 2тср. Однако многоступенчатый де­ шифратор содержит при одинаковом числе выходов меньший объем оборудования. Например, при числе выходов 1024 (10 двоичных разрядов) одноступенчатый дешифратор будет содержать около 2000 корпусов микросхем ТТЛ, тогда как двухступенчатый дешифратор— не более 600.

Часто применяемый фрагмент логических схем — полусум­ матор — устройство с двумя равноценными входами и двумя выходами: выходом суммы и выходом переноса. Сумма 5 и перенос Р формируются в соответствии с правилами сложения одноразрядных двоичных чисел, т. е.

При сложении двух двоичных чисел каждый разряд суммы есть результат сложения трех одноразрядных чисел: двух раз­ рядов слагаемых, а также переноса из младшего разряда. Эта операция выполняется устройством, которое называется

одноразрядным комбинационным сумматором, и имеет три входа. Из них два — входы одноименных разрядов слагае­ мых, а третий — вход переноса из младшего разряда. На двух